在信息技术不断发展的今天,软件无线电(software defined radio,SDR)随之诞生,它是一种利用软件来主导硬件电路的无线通信技术。其中,软件提供主要的通信功能,而硬件设备仅作为通信平台,因此其不必随系统的更新而被淘汰。然而,SDR系统需要极高的信号采样率,受限于现今的硬件水平,后端的硬件设备无法处理速率极高的信号,此时就需要降低初始信号的速率,而数字下变频(Digital down converter,DDC)正是为此产生的。目前,DDC已经成为了软件无线电中不可缺少的一项关键技术。本文以SDR为背景,对DDC这一项关键技术展开研究,并利用FPGA设计了基于SDR的DDC模型。首先,分析了数字信号采样,多速率信号处理,正交解调和数字滤波器四个DDC的基础理论。其次,按照自顶向下的设计思路,将DDC模型分为四个模块:数字控制振荡器(NCO)、积分梳状滤波器(CIC)、半带滤波器(HB)、低通滤波器(FIR),分别研究它们的原理、结构及实现方法。其中,对比了NCO两种生成算法的性能优劣,着重介绍了 CORDIC算法的特点和优势。此外,针对DDC模型的两大关键模块,优化了NCO的实现算法,并改进CIC的硬件设计结构,以达到提升模型性能的目的。最后,使用Quartus Ⅱ 13.0和MATLAB完成了对该DDC模型的设计和建模,调用Modelsim和MATLAB对其进行联合仿真验证,并下载到Altera的DE2 EP2C35F672C6芯片,完成对DDC模型的性能分析。本文基于SDR并利用FPGA设计的DDC模型区别于专用芯片,其具有重构性好、电路结构简单、占用资源少等优点。同时,还具备稳定、实用、灵活等特征,在军、民两用的无线通信领域都有很好的应用前景。