论文部分内容阅读
本论文从基于高压工艺的集成电路自防护、外防护以及MM模式防护三方面入手,深入研究了ESD (Electrostatic-Discharge,静电放电)防护的相关问题,主要包括防护策略、防护器件内部机理及设计验证。论文使用TLP(Transmission-Line-Pulsing system,传输线脉冲)系统、半导体参数测试仪等专用设备对防护方案进行综合评估,获得了一些具有新颖性和实用性的结论,论文不仅提出了一些新型的ESD防护器件结构,还提出了一种全芯片多电源域的防护设计思想。本文主要研究内容和创新点如下：1.基于0.35μm BCD (Bipolar-CMOS-DMOS)特定高压工艺,提出高压集成电路的自防护策略。在对大输出管nLDMOS (n type Lateral Double-Diffused Metal Oxide Semiconductor, n型横向双扩散MOS管)的ESD特性进行研究的过程中,发现其反向抗ESD的能力很强,正向抗ESD的能力很弱。分析认为这是Kirk效应导致的结果。鉴于此,本文提出了“体扩展”技术,能增强nLDMOS中寄生三极管的鲁棒性,从而加强了输出管的自保护能力。2.基于0.35μm BCD特定高压工艺,提出高压集成电路的外防护策略。首先选择nLDMOS作为防护器件,研究了其防护原理及能影响其ESD防护特性的因素：包括利用RC侦测电路对nLDMOS进行栅控,能增强其ESD泄放能力；而漏端接触孔至栅端的距离(Lcont)则是影响nLDMOS器件ESD鲁棒性的最大因素,合理控制Lcont距离能极大增强防护器件泄放ESD的能力。3.其次,选择LDMOS-SCR作为外防护器件。对不同结构的ESD特性进行了研究。实验发现,如果在N+区和P+区短接组成的阳极中,选择让N+区靠近栅极,则防护器件表现为LDMOS的ESD特性,鲁棒性低；如果选择让P+区靠近栅极,则防护器件表现为SCR的ESD特性,鲁棒性高。4.更进一步,对于上述的LDMOS-SCR,如果阳极中P+区至场氧区距离过短,则防护器件的触发电压将大幅下跌,虽然这可以通过采用在阳极P+与场氧区间插入浮空N+区的方法来避免,但如果插入的浮空N+区过长,则LDMOS-SCR易出现大电流饱和效应,导致防护器件的导通电阻变大。5.提出新型华夫饼式nLDMOS-SCR结构,跟传统条状LDMOS-SCR相比,归一化后的失效电流值高达8.32mA/μm2,相比传统条状两叉指和四叉指的LDMOS-SCR分别提高了33.1%和56.7%。6.一般通过级联多个防护器件的方法可以成倍提升维持电压(减小闩锁风险),但这类传统级联技术不可避免的也同时增大了触发电压和导通电阻。针对这种情况,本文提出了新型低触发电压技术和低阻技术：其中利用低触发技术的单级防护器件,其触发电压能从50V减小到6至7V；而利用低阻技术的单级防护器件,其导通电阻能减小为原先的一半。7.还提出了一种利用P阱防护环电阻触发级联器件的新技术,相比传统级联方式,既继承了传统方式中维持电压随着防护器件串联个数的增加而成倍增加的优点,又能让触发电压、维持电流和鲁棒性等其它ESD特性几乎保持不变。8.对HBM模式与MM模式之间的联系进行了研究：当工艺线宽为深亚微米及以上时,HBM与MM失效值比率为10至12,当工艺线宽为深亚微米以下,比率上升至为15至20,MM模式的ESD防护难度加大。一般而言,抗HBM模式和抗MM模式的等级为水涨船高式。由于HBM放电模式为单向衰减式,而MM放电模式为双向阻尼振荡式,因此利用双向SCR结构来防护MM模式的ESD是个很有效的措施。9.在0.35μm CMOS低压工艺和65nm CMOS低压工艺中分别对DDSCR (Dual-direction SCR,双向SCR)的ESD防护特性进行了研究。针对DDSCR具有触发电压过高和开启时间过慢的两大缺点,本文提出了基于外部辅助触发的DDSCR器件结构(这些外部辅助触发器包括MOS管、三极管、电容、二极管串等)和基于内部触发的常开型DDSCR器件结构,这些结构具有高鲁棒性、低触发电压及快速开启等优点。10.在上述内部触发的常开型DDSCR器件的基础之上,提出了全芯片多电源域的防护网络策略布置方案。该方案包括基于多电流镜的ESD侦测箝位电路,利用电流镜结构放大电流,能起到侦测ESD的作用。相比传统的RC侦测箝位电路,这类电路消耗更小的版图面积,从而可以减小芯片成本。