由于遥感卫星图象分辨率的不断提高，下一代遥感卫星数据传输系统将面临高性能和高速率两方面的技术挑战。全数字接收机具有性能优越、可靠性高和适应性强，是遥感卫星地面接收设备的主要发展方向。但是高速率全数字接收机的实现会遇到多方面的技术困难，包括现有数字信号处理器件的速度限制、适合高速实现的载波恢复算法和时钟恢复算法、高速硬件电路的实现。　　 本论文着眼于满足遥感卫星地面站未来的高速接收机装备需要，提出了一种新颖的并行全数字接收机结构，重点对于时钟恢复算法进行了研究、仿真，并在FPGA上实现，测试表明该算法的性能良好。　　 本文首先完成了对传统的全数字接收机结构和理论的研究，重点针对其中时钟恢复部分的各种经典算法和方案结构进行了分析。但是经典的串行结构受限于硬件器件的速率瓶颈，无法直接应用于高速数字接收机。　　 然后，本文提出了一种修正的先进并行接收机(APRX)。美国的喷气推进实验室(JPL)曾经引入了通过并行处理以降低处理速度要求的思想，提出了一种基于APRX结构的高速数字接收机方案。本文在研究和分析后发现，这种接收机结构只能工作于收发定时存在固定时延的情形，而当定时存在时钟频偏时则无法有效进行定时误差的纠正。在此基础上，本文提出了一种修正的APRX结构接收机，其主要思想是保留原先的并行框架，同时在接收机输入前端检测并舍弃某些“多余”采样点。仿真结果表明，这一方案比较理想地克服了这一问题。　　 在本论文设计的数字信号处理算法实现过程中，采用了“从系统原型设计到硬件代码生成一步到位”的高效开发方式，基于Altera公司开发的系统级开发工具DSP Builder完成了系统的算法级仿真和硬件代码的生成。　　 最后，本论文完成的并行全数字接收机时钟恢复算法在Altera公司的StratixⅡ系列FPGA芯片2S90F1020C5上得到了实现，初步的测试结果表明该设计可以完成对10～60Mbps的QPSK信号的时钟恢复，取得了重大的阶段性进展。