RapidIO属于系统级的互连技术,主要面向高性能数字信号处理系统以及嵌入式系统的互连通信。它提供以交换互连而非总线为基础的传输数据的标准方法,采用高性能接口技术,可以在4对差分线上实现10Gbps的有效传输速率,而且具有比万兆以太网、PCI Express更高的传输效率。RapidIO在路由、交换、容错纠错、使用方便性上有较完善的考虑,可以实现基于硬件的高性能可靠数据传输。本文首先研究了串行RapidIO物理层规范对接口设计的基本要求;然后基于高速信号传输理论的研究,分析了传输线的行为特性和影响信号完整性的各种非理想因素;最后设计了高速串行RapidIO传输系统数据接收器的电路和版图。它包括可编程均衡器、灵敏放大器采样电路、差分转单端电路和串行转并行模块。均衡器是本文设计的核心,因为信号经过传输线之后,高频分量衰减比较严重,使得接收端收到的信号上升/下降时间变长,极易引起码间干扰,导致误码率升高。均衡器能够对接收到的信号进行高频分量补偿,增加信号中高频分量的成分,恢复信号的质量,所以它的性能关系到整个接收器是否能正确识别接收到的信号。数据采样在整体结构上采用了多重相位数据提取技术,用四个相位的时钟(从CDR恢复出来)来采样串行数据,这样就可以用低的时钟速率采样高速的串行数据流。其中的灵敏放大器采样电路也是经过仔细设计的,尤其是电路中晶体管的尺寸参数要不断优化和调整,版图上也要特别注意器件的匹配,减小工艺误差。差分转单端电路采用SR触发器结构,使用交叉耦合的与非门实现。串行转并行使用移位寄存器来实现,串行数据在位时钟的控制下,逐位移入串行连接的D触发器中进行保存,然后这些数据在五分频得到的字时钟控制下同步输出到并行的输出寄存器,完成串行到并行的转换。