论文部分内容阅读
为了满足在互联网流媒体环境下对多媒体信息编码方法的需求,运动图像专家组于2000年10月份制定了MPEG-4 Amendment 4.编码器一直是编码压缩标准中的核心环节,而运动估计/补偿作为消除视频序列间时间冗余的有效手段早已在一系列编码压缩标准中广泛采用,成为整个编码器的核心部件.本文正是致力于流媒体环境下基于纹理图象的MPEG-4运动估计/补偿电路的设计与研究.在回顾了MPEG-4及相关标准的基础上,论文首先对运动估计/补偿技术进行了介绍.论文从运动估计的算法、VLSI结构和设计方法学三个方面分别综述了运动估计电路的国内外发展现状,并简要的介绍了运动补偿的原理.在Hsieh提出的type I脉动阵列运动估计结构的基础之上,论文进行了改进,以提高阵列的工作效率.针对阵列中搜索区域象素数据的片内缓存,论文提出了一种基于可扩展的缓存结构.针对8×8块的整象素运动估计,论文也提出了基于数据广播方式的一维阵列结构.在此基础之上,论文对基于上述一维和二维混合阵列结构的MPEG-4 ASP@L5整象素运动估计电路进行了行为描述,并在SoC平台的支持下完成了功能验证.采用0.25μm CMOS工艺,完成了该电路的VLSI设计.在此基础上,通过合理的数据组织,提出了基于三个片内缓存方案和并发流水执行策略的MPEG-4 ASP@L5半象素运动估计电路结构,并通过仿真验证了其功能的正确性.接下来,论文针对基于FSBM算法的高性能运动估计阵列构展开了研究.在H.Yeo和Y.H.Hu提出的六层Do循环嵌套FSBM算法的基础上,通过等效的数学变换方法,得到了一种新的两层Do循环嵌套FSBM算法.在此基础之上,通过数学推导和证明,得出了上述算法的局部化规律,并采用单赋值语句得到了该两层Do循环嵌套FSBM算法的局部化描述.在上述两层Do循环嵌套FSBM算法的基础上,通过直接映射,得到了一种基于p=kN(k≥l,-p≤m,n≤p)的帧级流水阵列结构.该结构完全消除了数据广播操作,取得了接近100％的硬件利用率.为了获得更高的图象质量,MPEG-4在运动补偿工具中弓入了四分之一象素运动补偿、重叠块运动补偿、无限制运动补偿等算法.通过对这些算法的分析,论文提出了基于纹理解码的MPEG-4 ASP@L5运动补偿电路的硬件结构,并完成了VLSI设计.在将该电路嵌入到视频解码器中进行的系统仿真表明,该结构能够满足对ITU-R60l格式的MPEG-4 AS Profile视频流的实时解码要求.