相变存储器是一种新型的非易失性半导体存储器,具有高速、高集成度、低压、低功耗、与CMOS工艺兼容等优点,被国际半导体工业协会认为是最有可能取代SRAM、DRAM和FLASH等当今主流产品而成为未来存储器主流和最先成为商用产品的下一代半导体存储器件。本文围绕相变存储器芯片电路设计这一方向,对芯片电路的设计与实现,开展了一系列的研究。相变存储器芯片的整体框架主要包括:存储阵列,译码电路,逻辑控制电路,写驱动电路和读出放大电路五部分。本文的重点为设计对相变单元实现相变操作至关重要的写驱动电路:首先设计了驱动偏置电路中的带隙基准电压电路,该电路可产生高精度的基准电压;接着由基准电压电路出发,设计了电流源电路,可产生高精度的基准电流;基准电流作为偏置,施加于写驱动电流镜电路,最终可产生大小不同的读、写、擦电流;同时为了保证有效读出,还设计了读限幅电路。采用HSPICE进行电路仿真,结果表明基准电压和偏置电流的设计满足了高精度的要求,均具有较低的温度系数(低于8ppm/℃)和较高的电源抑制比(高于50dB);写驱动电流镜的设计则满足了相变单元对操作电流脉冲的要求;限幅电路在读高阻的情形时很好的将相变单元两端的电压限制在0.9V以下,有效地保证了读操作时相变单元状态的稳定。整个芯片电路和版图的设计与仿真是基于中芯国际半导体制造有限公司(SMIC)的0.18μm标准逻辑CMOS工艺下的参数模型进行的,并最终用SMIC的单层多晶、4层金属的0.18μm标准逻辑CMOS工艺外加特殊的相变薄膜工艺实现了16Kbit相变存储器试验芯片的制造。最后,进行了一系列的芯片测试工作,包括未封装的探针测试与封装后的测试:探针测试主要表征了相变单元的性能;封装后的测试则主要测试了CMOS电路的性能,通过将HSPICE仿真结果与测试结果进行比对,进一步验证了CMOS电路的性能。