在脉冲多普勒雷达中，数字信号处理器有着重要的作用。伴随着集成电路产业的发展，把雷达的数字信号处理部分做成集成电路已经成为当今主流。本文主要研究的是雷达数字信号处理器中的恒虚警部分以及它周围处理模块（求模模块和乒乓操作模块）电路的设计验证的工作。本文首先介绍了求模、乒乓操作、恒虚警三部分在雷达数字信号处理芯片中的位置和作用，并且用两种方法对恒虚警模块前面的求模电路进行了对比设计。接着分析了常见恒虚警的算法和性能，重点对排序(OS)类恒虚警所需的关键技术（排序算法和排序电路）进行了设计分析，选取了一维线性求模方法求模，并结合多目标应用选取了排序选大算法完成了基于FIFO的排序选大（OSGO）恒虚警电路设计；考虑到OSGO恒虚警电路中边界距离单元的特殊性，使门限计算更为准确实用；针对数据进入OSGO恒虚警处理器的特点，采用把数据速度维输入转换为距离维输出的乒乓操作。整个恒虚警IP核采用Matlab、Modelsim来对设计功能进行验证，成功的把多个目标判定出来。最后，对恒虚警IP核RTL级代码进行综合，基于SMIC0.13um的标准工艺库，该设计工作频率达到了200MHZ。