本文采用流水线技术,设计了一种具有10位分辨率,10MSPS采样速率的A/D转换器。转换器采用每级1.5位,共9级的流水线结构,可以实现-1/4Vref ~ +1/4Vref范围内的负冗余纠错。通过分析流水线结构算法的量化编码原理以及负冗余纠错的原理和过程,得出了负冗余纠错技术在纠错范围内不同区域的纠错能力的强弱,并发现传统流水线结构实现的是量化误差较大的舍尾式量化结构,因此在传统结构的基础上提出了一种改进算法。它通过对每级的量化电平进行不同程度的调整,使最后的量化结果满足舍入法量化方式的要求,以达到减小量化误差的目的。最后利用MATLAB软件模拟仿真整个流水线结构A/D转换器的转换过程来验证算法,每一级按照子A/D转换器、子D/A转换器,减法并放大然后输出到下一级的逐级转换的流程,对算法进行了验证,并对各种分辨率精度的流水线结构A/D进行模拟验证,证明了该算法可以很好的实现舍入式量化结构。此外,论文对流水线结构A/D转换器单级精度的选取和各主要模块进行了详细的分析,给出了各模块的电路结构,并利用HSpice软件,采用0.35μm的双多晶三层铝布线的CMOS工艺的模拟库对各模块进行了模拟仿真,各模块的仿真结果均达到了设计要求。其中对数字解码电路进行了改进,利用一种等效使原本需要多级加法才能实现的解码过程只需两级就可完成,提高了解码电路的速度,其可采用成熟的加法器电路来实现,通过编写Verilog代码进行了大量的验证,证明了可行性。