论文部分内容阅读
目前，作为国际上主流的卫星通信标准，第二代卫星数字视频广播通信标准(Second Generation Satellite Digital Video Broadcasting Standard,DVB-S2)应用的领域逐渐变得越来越广泛。我国每年生产的DVB-S2标准机顶盒就达千万量级。在此情况下，为了避免对国外相关技术的过分依赖，探索一条适合我国国情的DVB-S2标准LDPC编译码技术，就显得非常的重要。 为了解决DVB-S2标准LDPC编译码在硬件逻辑实现时对低复杂度、高灵活性及普遍适用性等方面的需求，本文通过对DVB-S2标准LDPC码的研究，提出了LDPC码的IP化设计模型。同时，本文对DVB-S2标准LDPC码的稀疏校验矩阵构建进行研究，提出了分层索引式校验矩阵存储算法。以二元索引模型(16200，8/9)为例，分层索引式校验矩阵存储算法可以节省约90％的FPGA硬件存储资源。 通过研究DVB-S2标准LDPC码的结构特点及码长可选择、变码率技术，本文提出了分布式链接编码算法。基于IP化设计模型，分布式链接编码算法通过有效管理FPGA硬件存储资源，实现了对自适应LDPC编码的参数可配置。基于CycloneⅣ系列的EP4CE115F29C7 FPGA芯片的验证结果表明，分布式链接编码算法实现的自适应LDPC编码可以满足DVB-S2标准中所有不同码率码长及不同性能需求下的编码。 为了提高DVB-S2标准LDPC编码的数据信息吞吐率，本文提出了快速流水线并向递归编码算法。基于StratixⅣ系列FPGA的验证结果表明，基于快速流水线并向递归编码算法的动态自适应LDPC编码可以满足不同码率码长及不同性能需求下的编码，而且可以有效提高编码数据信息吞吐率到19.97～22.17 Gbps。 为了保证了DVB-S2标准LDPC译码的灵活性及普适性，本文通过LDPC译码中量化结构的研究，提出一种参数化动态量化算法。该算法适用于码率自适应LDPC译码量化结构的设计。基于StratixⅣ系列FPGA的验证结果表明，本文提供的参数化动态量化算法与常规的均匀量化相比，节省了4％的硬件存储资源。此外，基于参数化动态量化算法的动态自适应量化结构支持动态可配置功能。 基于FPGA的结构特点及IP化设计模型，本文提出的动态自适应译码算法将动态自适应理论参数化映射到各功能模块中，实现动态自适应LDPC码译码器的设计。基于动态自适应译码算法的动态自适应LDPC译码可以满足不同码率码长及不同性能需求下的译码。同时，单译码通道可以保证译码数据信息吞吐率达到40.9～71.7Mbps。 综上所述，本文通过基于FPGA的自适应LDPC编译码技术研究，成功的为DVB-S2标准LDPC编译码技术的FPGA实现提供理论方法上的支持，并为该LDPC编译码技术国产化提供有力保障。