随着无线通信技术的发展,实现灵活且可配置的无线收发机设计技术是当前研究的热点。实现这一技术的关键挑战之一就在模数转换器技术上。为了兼容多个无线通信标准如WCDMA、TD-SCDMA和GSM等协议,无线收发机系统中的模数转换器必须实现精度或速度可配置,以便在各个标准下都能满足性能要求,同时功耗最低。此外,新一代的无线收发机系统常将模拟、数字和射频电路集成在同一硅片上以降低成本。同一硅片使用的电源电压随着集成电路工艺尺寸的缩小而降低,这有利于数字电路功耗的降低,但也减小了信号的动态范围,限制了模数转换器的精度。因此,在深亚微米和纳米工艺下的系统集成中,模数转换器的低电压设计也富有挑战性。论文采用的流水线模数转换器结构在精度、速度、面积和功耗之间进行折中,有利于可配置后的性能。通过调整关键模块的电流大小使得模数转换器在各个模式下都达到较高的能量效率。为了在低电源电压下获得较大的信号摆幅,该模数转换器采用两级Cascode补偿的运算放大器结构。论文的主要创新点在于：1)省略了输入端的采样保持电路,并通过改进第一级子模数转换器的采样网络以匹配第一级余量放大器的采样电路；2)除了第一级之外,在相邻级间采用双折叠式差分输入对的运算放大器共享,节省了传统运放共享技术中的隔离开关；3)采用一种低功耗的片内参考电压缓冲器,为模数转换器提供高精度的差分参考电压。该流水线模数转换器采用0.13um一层多晶八层金属的CMOS工艺实现,芯片内核面积为1.40mm2。目前芯片已经通过流片验证,测试结果表明：在各个模式下均达到10.5位以上的精度,最大的SFDR和SNDR分别可以达到90dB和69.2dB,平均的FOM值约为0.46pJ/conv-step。在5MHz的正弦输入信号和30.1MHz的采样频率下,微分非线性和积分非线性分别为-0.30～0.21LSB和-0.57～1.15LSB。本设计已经应用到单片多模无线通信接收机中。