论文部分内容阅读
数字中继卫星(DRSS)是我国近年来发展的重点项目之一,而高速数据传输技术又是其中的关键技术。为了解决中继卫星高速数传中的频带利用率紧张的问题,研究将同时优化频带利用率和功率利用率的TCM技术与高速数传相结合的技术具有很迫切的实用价值。本文就是以信息速率300Mbps的TCM-8PSK调制解调器原理样机为研究背景,并在这一工程项目的基础上发展而来。本文主要从以下方面来研究高速TCM调制解调系统。首先考虑了TCM-8PSK系统与传统的QPSK系统的不同,以及在实际工程中会遇到的一些困难。包括从整个系统方面考虑的带宽利用率问题、群延迟问题、滤波器问题和基带处理等问题,以及实现这样一个系统的几种关键技术。为了缓解功放的非线性问题,还提出并推导了一种从编码角度来实现准恒幅调制的方法。分析了基带宽带数字成形滤波器的实现难点,提出了低代价的实现方法,并利用成形滤波器解决了调制端I/Q自动同步,调制电路的各种非线性和幅相不平衡的补偿校正等问题。从编码的角度分析了能够降低编解码器复杂度,适合于高速VLSI实现,并保持相当编码增益的编码方法。内容包括了串行级联编码、并行级联编码、反馈延迟TCM编码、成对互反编码,以及缩减状态的编码等等。分析并推导了Viterbi译码器基于内部信息流的VLSI面-时下界AT 2尺度;推导了已有的三种Viterbi译码器的VLSI高速实现算法(M步译码算法、流水式块译码算法和滑动块译码算法)的AT 2尺度;提出了一种新的环形VD算法,并推导了它的AT 2尺度;对四种Viterbi译码器的VLSI高速实现算法进行了比较分析。完成了信息速率300Mbps的TCM-8PSK卷积码的Viterbi译码器的设计,并在大规模FPGA上实现。同时根据工程实践总结了VD基于网格图的短时延局部连线设计方法、接收端的多维TCM编码符号同步方法,设计了高速数据的可靠接收结构。并结合工程实践和大量应用文献,总结了高速数字逻辑系统的设计准则,以及高速数字系统的自检和性能测试方法。