论文部分内容阅读
从晶体管的出现到高集成度SoC芯片的快速发展,半导体行业有着极其辉煌的发展历史。同时随着集成电路的设计规模越来越大,SoC设计技术带来的超大规模逻辑单元使得验证所花费的时间占整个设计流程的70%以上。而传统的RTL仿真软件,如VCS, NC Verilog等,没有办法在合理的时间内完全覆盖整个验证过程。在此基础上,工业界采用了FPGA原型验证技术作为IC设计验证工作的补充。但是,FPGA原型验证技术的弱可视性限制了该技术在SoC设计中的使用范围。为此学术界于2007年提出了SCE-MI 2.0协议,旨在利用硬件的速度优势和软件数据处理功能的多样化来优化整个仿真的速度。但是目前业界还没有可靠且低成本的解决方案,本文利用流接口PIPE,结合NoC互连技术,提出了一种全新的软硬件协同仿真硬件架构。基于这一架构,可以获得相比于传统RTL仿真工具1000倍以上的仿真速度,成功解决了仿真效率低的问题。本文首先通过分析上述瓶颈问题引出了软硬件协同仿真的概念,并详细介绍了基于SCE-MI协议的软硬件协同仿真平台的设计方案：软件侧产生测试激励并通过物理通道传输给硬件侧,然后硬件侧将得到的仿真数据通过物理通道回传至软件侧,最后由软件侧对仿真数据进行处理并生成波形文件。本文主要讨论并设计实现了软硬件协同仿真平台中的软件侧SCE-MI接口、硬件侧SCE-MI接口、交易器和仿真数据回读功能功能模块,并在硬件结构中应用NoC互连网络。软件侧SCE-MI接口一方面负责测试激励的生成、处理以及向下发送,另一方面负责仿真数据的接收和处理；硬件侧SCE-MI接口主要负责接收处理测试激励并通过NoC连接网络发送至相应的交易器,以及将从特定的交易器中获取的仿真数据发送至软件侧；交易器一方面将从硬件侧SCE-MI接口接收的测试激励传输至DUT相应的端口,另一方面将接收的仿真数据通过NoC连接网络传输至硬件侧SCE-MI接口；仿真数据回读功能功能模块主要负责仿真数据的获取并将其传输给交易器。最后,本文将软件侧SCE-MI接口、硬件侧SCE-MI接口、NoC互连网络、交易器和仿真数据回读功能功能模块,集成到整个平台之中,通过具体的实验验证了该平台的快速仿真和调试的能力,并与其它工具进行了性能比较。