随着集成电路的发展,单个芯片上可集成的处理核心越来越多。与单核相比,多核系统拥有更高的能源效率和计算性能,但不同核心的数据拷贝会导致缓存一致性问题。随着核心数量的增长,系统结构由多核变为众核,维护一致性需要的硬件开销和网络流量迅速增长。同时,由于大多数应用中核心节点的数据交互是非全局的,而常规片上网络的节点却是全局访问,因此众核的片上网络设计也存在冗余。针对多数应用中节点非全局交互的特点,文章实现了一种横纵路独立、数据全局共享的低功耗众核处理器。该处理器主要采用数据共享方案,设置分区排布、全局共享的数据缓存结构,系统的每个节点核心包含统一的对外接口,核心间的数据缓存可以相互访问。面向节点非全局交互应用,还设计了横纵路区分的片上网络结构和加速邻近核心数据交互的局部互连结构。同时,由于众核结构中多个核心同时运作会引起高发热,因此设计中加入了基于Power Gating关断技术的低功耗解决方案,使系统的每个节点核心可灵活地工作在高性能模式、精简模式和睡眠模式。首先使用System Verilog语言对设计进行硬件实现,然后使用Verilog Compile Simulator工具对系统及各模块进行功能仿真,再通过Design Compiler工具进行综合,最后使用Prime Time PX工具进行功耗分析。因为系统采用数据全局共享方案,省去了维护缓存一致性的目录等结构,设计的数据缓存部分可以节省10.96%到34.686%的硬件开销。众核处理器在8*8规模下与单个核心相比有29.157倍的性能提升。此外,由于系统加入了低功耗设计,节点核心在精简模式下可降低40.3 84%的功耗,在睡眠模式下几乎不产生功耗,整个系统的功耗会随着应用中简单运算占比的增加而降低。