在过去几十年中,人们主要通过不断的缩小CMOS技术的工艺尺寸的方式,来提高芯片的性能和集成密度,并降低功耗。然而,随着CMOS器件尺寸越来越接近其物理极限,对具有与传统CMOS不同工作原理的新型器件的探索需求不断增加。近年来,许多努力致力于研究基于下一代新型非易失性存储器(Emerging non-volatile memory)的类脑神经形态计算技术,如:阻变存储器,相变存储器和磁存储器等。其中,忆阻具有高速、高密度、低功耗、易集成、与CMOS工艺兼容等优点,且被认为可以精确模拟突触可塑性行为,因此,极具潜力成为神经形态计算系统中的基本突触单元。具有模拟特性的忆阻器阵列能够进行并行的矩阵向量乘法运算和权重更新操作,这可以显著的缩短人工神经网络算法的训练时间。但是,非理想的忆阻器件模拟性能往往会对神经网络学习的准确性造成影响。因此,阐明忆阻器件的非理想模拟特性对神经网络学习准确性的影响规律,对于进一步优化器件性能、发展相应网络硬件算法,至关重要。本文首先基于忆阻器件模拟特性的实验数据,统计建立了忆阻器电导渐变曲线的数学模型,并通过模型中的参数拟合来量化忆阻器的非理想特性参数。其次,为了将神经网络学习算法映射到忆阻器阵列中,本文根据忆阻阵列实现并行矩阵向量乘法运算的基本原理,设计了阵列中器件电导与突触权重之间的映射方式,阵列输入信息的编码方式和外围电路的基本模块。随后基于C++编程语言编写了忆阻器突触硬件模块的仿真程序,实现了2层的感知机神经网络模型和随机梯度下降算法到硬件模块的映射过程。最后,实现了针对MNIST手写字体数据集的忆阻器神经网络的训练和推断验证,分别探讨了离线学习和在线学习过程中,忆阻器的非理想参数,包括电导渐变调控的非线性、电导窗口比、电导阶数、循环一致性、器件间一致性、读噪声、以及阵列中忆阻器件失效比率等,对神经网络学习识别率的影响,从而提出面向硬件神经形态系统的忆阻器突触器件后续优化方向。