论文部分内容阅读
随着市场的不断发展和时代的不断进步，对低功耗需求量越来越大，从而在芯片设计领域中引发了一场新的工业革命。工艺不断完善，低功耗运用领域越来越广，从生活用品领域到电子产品领域，低功耗无处不在，因此对低功耗的要求也越来越高，这时良好的低功耗芯片设计显得尤为重要。一个完整的芯片系统在正常的运作过程中，需要一个精确的时钟信号来控制。通常这个信号由外接晶振和内部电路搭建产生。在系统满负荷的工作状态中，晶振电路消耗的功耗通常较大，因此低功耗晶振设计能大大减小整体芯片消耗的功耗。在芯片启动过程中，需要复位电路输出一个复位信号初始化整体电路，使电路能够正常的开启接下来的功能，等到复位结束后，复位电路产生的复位结束信号促使晶振电路的启动，产生时钟信号。上电复位模块和低功耗晶振模块的优化设计与结合不仅使整个芯片系统能准确工作，同时能使整块芯片保持较低的功耗，能有效解决因为高功耗带来的电池维持时间短，发热损耗等问题。本文的主要研究工作包括：1）为了解决传统晶振电路电复位电路中起拉电压和复位时间较难控制等问题，本文提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下，电路的起拉电平为-4.5V，复位时间为3.44ms，满足芯片设计指标。2）同时针对低功耗运用领域提出了几种低功耗晶振电路，其中一种电路采用一种P管和N管的栅端串联电容的反相器，这种反相器的启动电压低于P管和N管的阈值之和，整体电路消耗的电流大概为传统电路的1/5。此晶振电路基于MXIC0.5μm仿真模型验证实现，整体电路消耗的功耗电流小于750nA；3）采用LDO提供晶振供电电平结构，LDO由低功耗的带隙基准源和误差比较器组成，LDO输出较低的电平供电给整个晶振模块，整体晶振功耗电流保持在2uA左右，该低功耗晶振模块是采取一个差分放大器模块，巧妙的利用固定的gm值，保证其能在多电压的情况下都能起振，而且MOS管都工作在亚阈值区，整体功耗保持在较低的水平，在搭建2M晶振模型的情况下，整体功耗为30uA左右。