数字通信和信号处理系统的不断发展,使人们对模数转换器性能的要求越来越高。在现有CMOS工艺条件下单靠模拟电路设计,模数转换器的速度和精度几乎已到极限。使用校正技术补偿和纠正误差对输出的影响,是充分利用现有集成电路设计技术,突破工艺限制,提高性能的重要手段。因拥有高速、高精度、低功耗和芯片占用面积小的优势,并可以通过冗余位设计校正每级比较器的失调误差,多级流水线模数转换器得到了广泛的发展和应用。在传统的流水线模数转换器设计中,数字输出的错误被准确的发现需要流水线模数转换器的级间增益足够准确,但不断降低的电源电压使模数转换器中的相应的模拟电路模块越来越难于设计。为解决这个难题,基于冗余位多级流水线模数转换器结构,提出补偿流水线模数转换器级间增益误差的后台校正技术。通过补偿级间增益误差,降低模拟电路设计对运算放大器增益和电容匹配度的要求,提高系统的线性度。首先,分析冗余位模数转换器的组成结构和转换特点,研究残差放大器结构和重点分析级间增益误差的产生源。在了解现有的一些级间增益误差校正算法和结构的基础上,基于数字后台校正算法和结构展开研究。一个由伪随机序列控制产生的校正信号序列加入到了输入信号序列中,通过校正信号跟随输入信号的传递,测量级间增益误差的大小。然后通过测量到的级间增益误差,动态调整校正系数,并在后台数字域实现对增益误差的校正。由于采用后台校正技术,所以不会中断数据的转换。其次,根据所设计的级间增益误差校正算法,采用MATLAB对一个12位100兆赫兹采样频率流水线模数转换器进行系统建模。仿真结果表明,在增加了级间增益误差校正后,系统的线性度得到了有效提高。基于0.18μm SMIC Si-CMOS模型,采用HSPICE对12位100兆赫兹采样频率流水线模数转换器数字后台校正电路进行模拟仿真。结果显示数字后台校正电路实现了所设计的级间增益误差校正算法,级间增益误差得到了较好的补偿。在1.8V的电源电压下,数字后台校正电路的功耗为1.85mW。