自步入21世纪,无线通讯技术得到了飞速的发展。而在信息数据爆炸的今天,常用通信设备的工作频段大都集中在了8 GHz以下。为了解决频带拥挤的问题,同时为了追求更高速的传输效率,无线通讯技术已朝着更高频率的毫米波频段前进。无线通信的实现必定离不开无线接收机,低噪声放大器（Low Noise Amplifier,LNA）作为无线接收机的第一级有源电路,起着放大信号、抑制噪声的作用,其性能的好坏对整个接收系统至关重要。随着人们对无线通信期望的不断提高以及频带资源的愈加匮乏,低噪声放大器需要朝着更高频带、更高增益和更低噪声的方向发展。因此,高频段低噪声放大器的设计对毫米波集成电路的研究赋予了一定的意义。针对硅基工艺电路在W波段存在的增益低、噪声差以及效率低等挑战,本文设计研究了两款基于IBM 0.13μm Si Ge Bi CMOS工艺的W波段高增益低噪声放大器。首先对硅基工艺晶体管模型进行特性分析,确定晶体管尺寸与偏置电流的关系。第一款LNA结构采用带有射极电感反馈的共射（Co-Emitter,CE）放大器,并通过五级共射放大器级联构成。第二款LNA结构采用带有射极电感反馈的共射共基（Cascode）放大器,并通过三级Cascode放大器级联构成。两个电路设计流程大致相同,第一级电路通过提供最小噪声偏置电流,并利用最小噪声匹配实现低噪声性能。后级电路通过提供高增益偏置电流实现高增益性能。级间通过阻抗共轭匹配保证射频信号的最大传输功率。另外,为了减小射频信号到衬底的损耗以及信号与旁路元件的耦合,有效提高低噪声放大器的性能,用于匹配电路的电感全部采用传输线形式—接地共面波导。射频电路版图的设计与传统电路设计不同,射频电路的版图不仅要遵循版图设计规则,还要考虑到各元器件之间电磁场的相互影响。最终设计完成的电路版图通过Momentum电磁仿真与PEX寄生参数提取的联合仿真。CE结构低噪声放大器在中心频率94 GHz处的增益S21达到25.2 d B,噪声系数NF小至5.1 d B。在90-100 GHz频段内,输入反射系数S11小于-10 d B、输出反射系数S22稳定在-20 d B左右。芯片面积为500×960μm2。Cascode低噪声放大器的增益S21为28.2 d B、噪声系数NF为5.3d B,在90-100 GHz频段内,输入反射系数S11小于-10 d B、输出反射系数S22小于-6d B、94 GHz时小于-10 dB。芯片面积为700×700μm~2。