在中低压功率器件领域,沟槽型功率MOSFET由于具有导通电阻低、开关速度快等优点在电源管理和消费电子等领域得到广泛的应用。但由于击穿电压的限制,功率MOSFET的导通电阻难以大幅度降低。基于二维电荷耦合原理的屏蔽栅沟槽型功率MOSFET打破了硅极限理论的限制,可以在降低导通功率损耗的同时使开关功率损耗减小。随着我国对节能减排的不断重视,研究设计一款高性能的屏蔽栅沟槽型功率MOSFET,并在此基础上进行结构优化具有重要的意义。本文首先介绍了屏蔽栅沟槽型功率MOSFET的主要静态参数和动态参数,并给出相应的物理模型,为后续的功率器件结构设计及优化提供相应的理论基础。然后基于12寸工艺平台设计了一款100V屏蔽栅沟槽型功率MOSFET的元胞结构,结合设计的工艺流程,并利用Sentaurus TCAD仿真软件进行结构建模,之后对元胞的一些主要参数进行优化并分析其对器件性能的影响,最终得到一组满足设计要求的结构参数组合。仿真结果表明,优化后元胞的反向击穿电压达到113.6V,特征导通电阻为34.4mΩ·mm~2,特征栅漏电荷为1.50n C/mm~2。与市场上同规格产品相比,本设计具有优异的器件性能。然后设计了满足耐压要求的深沟槽终端结构和整体的版图布局。最后为了优化屏蔽栅沟槽型功率MOSFET的漂移区纵向电场分布,本文将沟槽侧壁绝缘层部分替换成高k绝缘介质,提出了高k屏蔽栅沟槽型功率MOSFET结构。通过合理控制高k介质的长度和介电常数来提高漂移区中部的电场强度,可以在保证击穿电压相等的情况下通过增大外延层掺杂浓度来降低导通电阻。另外由于高k介质提高了耦合电极对栅极的屏蔽效果,可以减小寄生的栅漏电容和栅电荷,有效提高了器件的开关性能。仿真结果表明,与优化后的屏蔽栅沟槽型功率MOSFET相比,高k屏蔽栅沟槽型功率MOSFET在击穿电压小幅度增加的基础上,特征导通电阻降低了11.3%,特征栅漏电荷降低了10.7%,综合反映这两项参数的器件优值(Ron,sp×QGD,SP)降低了20.7%。