近些年来,图像目标跟踪技术广泛应用于工业和军事等领域。DSP以其高速处理、编程灵活等特点在目标跟踪平台中得到大量应用。随着图像处理的数据量越来越大,对图像处理平台的处理能力要求越来越高,单片DSP渐渐不能满足需求,多DSP并行处理系统成为一种发展趋势。在并行处理机中,处理结点之间的通信开销是制约处理平台性能提高的主要瓶颈,因此采用一种低通信开销的高效处理结点互连技术是提高并行处理平台性能的一种有效方法。　　 为解决大数据量通信瓶颈问题,提高整个图像平台的实时处理能力,本课题对基于DSP和FPGA的目标识别跟踪平台进行研究,通过构建高实时性、高性能的双DSP并行处理系统,缓解目标跟踪算法处理需求与硬件平台实际处理能力之间的冲突。　　 论文主要对硬件处理平台的设计、实现和验证进行研究。在对目前主流DSP并行处理系统进行仔细分析的基础上,设计了一套由两片TI公司的TMS320C6455和一片Xilinx公司Virtex-5系列的XC5VLX110组成的并行图像处理系统,通过CameraLink接口进行图像采集。FPGA作为接口控制和图像预处理模块,负责将采集的图像进行图像预处理,然后通过EMIF将预处理后的图像输入到DSP模块进行目标跟踪算法实现。DSP处理完毕后再把目标跟踪结果返回到FPGA,由FPGA通过RS422将跟踪结果输出到上位机。　　 该系统采用基于Serial RapidIO总线技术的DSP之间互连结构,解决了DSP之间大数据量通信问题,提高了整个图像平台的实时处理能力。在实现硬件平台的基础上,论文还对基于TI的DSP嵌入式系统DSP/BIOS的多任务图像处理软件设计流程和算法实现进行了讨论。　　 本系统经测试工作稳定,基本满足了目标跟踪算法的实时性和复杂性对平台要求。研究成果可应用于目标识别跟踪领域。　　 论文的最后,总结了本文的主要工作,并指出了存在的问题及改进的方向。