本文的研究工作是围绕着体硅电容式微加速度计结构芯片及其接口ASIC芯片研制、自检测技术、敏感结构与接口电路混合集成技术研究等方面展开的。论文所取得的成果不但可以促进加速度计向微型化与集成化方向发展，而且在国防、航天、航空，以及民用领域具有广泛的应用前景。　　首先，针对目前叉指电容式集成加速度计研制中缺乏系统设计方法、动态阻尼理论与模型等问题，以加速度计二阶运动方程及流体动力学方程为基础，综合分析了集成加速度系统的工作原理以及传感器自检测、动态特性等，建立相应的理论模型。集成加速度计系统设计中包含机械结构与电子电路，分属不同的领域，难以在同一专业设计平台下进行仿真与优化。本论文采用等效能量法，建立了叉指电容式加速度计系统级电学仿真模型，构建了集成加速度计系统，在专业仿真软件SPICE上进行了系统级仿真，实现了加速度计机械结构与具体接口电路的匹配优化。论文基于流体动力学理论，建立了非均匀配置梳齿结构的加速度计的动态阻尼理论模型，采用该理论模型对集成加速度计的动态特性进行了理论分析与实验研究，实验结果与理论模型仿真结果相一致。在此基础上完成了非均匀配置叉指加速度计梳齿结构参数的设计，实现了加速度计的阻尼最佳匹配。在加速度计自检测技术与微机械结构机电耦合机理方面进行了研究，通过对梳齿电极静电驱动的特性分析与实验研究，建立了新的机电耦合模型，利用叉指梳齿微结构进行了MEMS微结构的机电耦合效应实验研究与机电耦合模型的验证。利用该模型设计了新的自检测结构，其自检测输出可达5％FS。　　其次，基于以上理论模型，设计并制作出了具有自检测功能的集成加速度计。基于DRIE体硅工艺设计了一种非均匀配置叉指结构的差分电容式加速度计，对其进行了仿真与优化设计。采用电荷泵技术和分时控制技术设计了CMOS自检测电路，电荷泵可提供10V以上的驱动电压，分时控制电路可隔离高压驱动对电容检测电路的耦合，避免高压自检测电压与检测电路的影响，实现了CMOS接口处理集成电路与体硅结构叉指电容式加速度计两芯片集成系统的自检测功能。鉴于叉指电容式加速度计静态电容小，静电驱动能力差，难以闭环工作等不足，提出了一种新的适合闭环工作的框架质量块结构加速度计，实现了叉指电容式加速度计的闭环驱动与检测，该传感器具有闭环增益高，噪声低等优点。　　最后利用国防科工委第一计量测试研究所和中电49所的加速度计测量/标定系统，对所研制的集成加速度计进行了测试。测试项目包括：灵敏度、幅频响应、线性度、最大横向灵敏度比等。测试结果为，集成加速度计量程：±50g，灵敏度：15mV/g，翻滚试验的一阶线性模型的非线性：2.4×10-4，抗过载：4000g。同时对集成加速度计的温度特性、机电耦合特性等进行了试验研究。论文工作对MEMS加速度计动态阻尼及机电耦合特性的研究具有重要的理论意义，对推进高性能集成加速度计实用化具有重要的实用价值。