随着移动平台的广泛应用，基带芯片作为移动平台核心器件在功能、性能和功耗方面的要求也越来越高，时钟产生单元作为基带芯片中产生并控制管理时钟的模块，产生并管理的时钟数目急剧增大，简单有效管理这些时钟成为一个棘手的问题，同时时钟作为系统功耗的一大来源，也是系统低功耗设计的一个重要手段。在大规模高性能低功耗的要求下，基带芯片中时钟系统的设计已经成为一项有挑战性的工作。本文从时钟产生单元在基带芯片中的功能，低功耗，物理设计等多方面出发，提出了一种结构化、低功耗的时钟系统架构，该架构以统一的方式产生并管理时钟，支持软硬件的时钟控制，硬件的自动时钟切换技术显著提高了时钟切换的速度，并采用动态电压频率调整技术、时钟源共享，多级门控以及快速频率缩放机制等多种低功耗设计方法，对基带芯片的模块时钟频率控制粒度更为精细，在低功耗模式下关闭频率较大的时钟源使用频率较小的时钟源灵活控制了性能和功耗之间的平衡。该架构采用了芯片级和子系统级两级时钟产生控制设计，子系统级的时钟产生单元由芯片级的时钟产生单元控制，满足了时钟性能和时钟统一产生控制的要求。在所设计架构基础上，本文设计实现了时钟产生单元各个模块，并在微控制器验证平台上对其进行验证，通过对验证点仿真结果的分析，设计达到了预期的功能要求。经过多个多模基带芯片项目的实践，本文提出的时钟设计方法能够帮助项目快速确定时钟方案，在时钟控制管理、低功耗和物理设计等方面也取得了很好的效果，此外在复用性方面该设计方法表现出了明显的优势。