随着SoC技术的发展，SoC芯片的复杂度已经超越了传统的硬件和软件调试方法的处理能力。典型的SoC包含了多个不同类型的IP内核、多个不同总线、大量嵌入式软件和多路独立信号。芯片管脚上仅可见一小部分内部信号，对芯片内部的运行情况知之甚少，如果SoC芯片没有提供一套强大的调试跟踪功能，嵌入式软件、硬件系统开发将变得非常困难。本文重点研究了SoC调试系统的需求，完成了一款SoC基带芯片的调试系统的设计与验证。本文首先介绍了JTAG调试原理，包括JTAG接口和调试过程，并且介绍了一些基于JTAG的SoC调试架构。其次详细介绍了ARM的Coresight调试IP核，分析了Coresight调试架构。通过Coresight很好的满足了多核协同调试的需求，通过Coresight还可以调试跟踪到很多通过JTAG很难访问的模块，比如AHB和APB总线上的IP核。本文还设计了交叉触发控制单元，实现了SoC多核协同调试。最后结合JTAG和Coresight设计了一个符合SoC需求的调试系统并给出仿真结果。SoC跟踪系统也是本文设计的重点。本文详细分析了SoC跟踪系统中最常见的异步数据处理问题并提出不同的解决方案。紧接着，对SoC跟踪系统的需求进行分析，提出了一套详细的SoC跟踪策略和方案。对于每个IP核都需要给它设计一个特定的跟踪接口，本文给出了一个通用的跟踪接口的设计，并且详细介绍了电源管理IP核跟踪接口的设计与实现。为了提高芯片引脚的利用率，多个跟踪接口共用一个数据通道，因此本文还设计了一个用于管理跟踪接口数据通道的仲裁器。针对整个SoC跟踪系统，本文实现了跟踪数据重现，也给出了相应的仿真结果。最后，研究了SoC调试跟踪系统的低功耗的实现方法。在本文设计中，详细分析了门控时钟和电源域划分两种低功耗策略的原理，并且应用在本文设计的SoC调试跟踪系统中。