随着现在军用雷达、宽带大容量信息系统等行业的迅猛发展,对于信号源系统的性能指标也提出了越来越高的要求。宽频带、低杂散、低相位噪声、捷变频和易控制等性能特点逐渐成为了信号源系统的研究趋势。本文采用直接数字频率合成(DDS)技术结合锁相环(PLL)技术,通过采用低附加相噪的鉴相器芯片,并优化分频比配置等技术途径,研制成功了一款输出频率为16.5~25.0GHz的低相噪、低杂散、高频率分辨率的高性能扫频信号源。本文的主要研究内容有:(1)阐述了宽带扫频信号源的主要频率合成技术方案,从原理上对直接频率合成、DDS频率合成、PLL频率合成和DDS结合PLL频率合成等多种技术的优势和不足进行了分析比较。根据所要求的宽频带、低杂散、低相位噪声、快速扫频等性能要求,利用DDS输出信号的高频率分辨率与PLL在抑制杂散方面的优势,确定了DDS结合高性能PLL的技术方案。结合本次宽带信号源的具体指标,提出了详细的设计方案,并且对于关键指标进行了仿真分析。(2)解决了DDS频率合成器研制中高次倍频链方案设计、DDS芯片外围电路设计、寄存器配置等设计技术,完成了射频电路和控制电路设计。考虑到输出信号最高频率达到近800MHz的要求,选用了由ADI公司生产,参考时钟频率最高可达3.5GHz的AD9914芯片。首先,利用阶跃恢复二极管设计了高次倍频电路,采用两级声表面波滤波器来有效抑制输出信号的杂散与谐波分量,以产生高质量的3.4GHz参考时钟信号。实测结果表明:参考时钟信号在3.4GHz频点上输出功率为-2.71dBm,相位噪声为-124.83dBc/Hz@10KHz,杂散抑制度高达50dBc,满足设计要求。选用TI公司的MSP430F5529芯片设计了DDS频率合成器的控制电路,采取串行外设接口(SPI)的通信方式为AD9914芯片写入寄存器值,以改变DDS模块的输出信号频率。实测结果表明:DDS频率合成器输出信号频率为515.625~781.25MHz。当输出640.625MHz点频信号时,相位噪声为-134dBc/Hz@10KHz,宽带杂散抑制度为64dBc,全频带扫频信号功率不平坦度为1dB。DDS频率合成器输出信号性能优良,满足PLL频率合成器输入信号的要求。(3)为了实现PLL低相位噪声的信号输出,鉴频鉴相器(PFD)选择了ADI公司生产的具有极低附加噪声的HMC439芯片。压控振荡器(VCO)选择了ADI公司生产的HMC588芯片,来满足输出信号频率范围的要求。PFD和VCO芯片内部均未集成分频器,因此需要在环路中额外加入合适的分频器。PLL频率合成器的设计过程中,首先利用Hittite PLL Design软件仿真环路滤波器电阻、电容等参数值;选择两个四分频器组成PLL的环路分频器,设计了第一版PLL电路。调试过程中发现,第一版PLL电路具有输出信号功率不平坦、杂散抑制度低、相位噪声性能不理想等问题。针对这些问题,从分频比配置、改善射频电路驻波特性、屏蔽腔设计等多方面采取了改进措施,设计制作了第二版PLL电路,测试结果表明,改进后的PLL电路在杂散抑制度和相位噪声等方面均优于第一版PLL电路。最终实现的PLL频率合成器输出射频信号频率为8.25~12.5GHz。PLL输出信号频率为10.25GHz时,相位噪声为-112dBc/Hz@10KHz,宽带杂散抑制度为71dBc,达到了优良的性能。(4)设计了信号源控制系统的工作流程与操作界面,采用C语言编程设计了一套基于薄膜晶体管(TFT)屏幕和键盘的操作控制系统。该控制系统可以方便地对点频输出信号和扫频输出信号的各项参数进行设置,且能够在TFT屏幕上显示设置的参数。另外,本文还提出了一种远距离无线控制系统方案,通过手机终端APP与ESP8266WIFI芯片之间的网络通信,初步实现了远距离、低时间延迟的控制,为信号源控制系统的设计提供了新的途径。(5)PLL输出信号经过二倍频模块输出系统所需频率范围的射频信号。经过测试,输出信号频率为16.5~25.0GHz。输出信号在18.5GHz频点处,相位噪声为-108dBc/Hz@10KHz,宽带杂散抑制度为57dBc。以步进频率100KHz输出16.5~25.0GHz全频带扫频信号,扫频周期最小为0.6ms,功率不平坦度为4.7dBc。本文中设计的信号源经测试表明具有宽频带、低杂散、低相位噪声、快速扫频、高步进频率分辨率等性能特点。电子对抗和抗干扰等技术需要快速变频和高频宽带的信号输出。本文中设计的信号源产生的宽频带、低杂散、快速变频、高步进频率分辨率等性能指标可以满足高性能的射频信号产生需求,在雷达、通信或者测量仪器等行业都有良好的应用场景。