作为目前流行的视频压缩标准，H.264得到了广泛的应用，它在具有高画面质量的同时还能保持较低的码率。随着集成电路的快速发展，FPGA的性能也越来越强，它的并行运算特点也为视频的实时处理提供了硬件上的支持，所以在FPGA上的视频图像处理成了近年来的研究热点。本文分析了H.264帧内预测的关键技术，并以此为基础，设计了基于FPGA的帧内预测硬件结构。整个帧内预测模块划分为多个子功能模块，采用了模块化的设计思想及流水线操作，提高了系统的并行性及处理速度。总体上采用模式并行宏块分区域的设计方法，在模式并行下流水输出各个模式的预测值并同时计算残差和代价值，减少了大量中间残差值的存储。在整体帧内预测模块中，设计了帧内4x4、帧内16x16及色度8x8并行预测的结构，缩短了预测周期。在判决模块中对16x16模块原始像素输入采用了等待机制，使得与4x4原始像素同步输入，从而减少了片内RAM的消耗；采用了亮度色度通用变换量化模块的设计，共享了硬件资源。此外，本文设计了支持SAD和SATD两种代价值的计算方法，可以灵活配置。最后，本文采用了SystemVerilog作为测试语言，通过在C语言中读取测试视频原始序列提供测试输入和输出，在ISE12.3和Modelsim6.5的环境下进行了大数据量的自动验证，证明了本文设计功能的正确性。在xc5vlx330t硬件平台下的综合结果表明，本文设计的帧内预测模块消耗了6569个slice，占到了总数的3%；12882个LUTs，占到了总数的6%；6个blockRAM。最高工作频率为187MHz，处理一个宏块需要780个时钟周期，可以实现1080p@29fps的帧内编码。