随着集成电路工艺尺寸的不断降低,芯片的集成度逐渐提高。基于片上总线的SOC在设计上遇到了全局时钟难以同步、地址空间有限、无法支持多节点并行通讯与系统扩展不够灵活等问题,严重制约了集成在单一芯片上的IP核规模及系统性能。将计算机网络技术引入SOC设计领域,以片上网络的形式从体系结构上彻底解决上述问题成为该领域的研究热点。论文的主要工作是设计与实现片上网络适配单元,并将其封装为一个可重用的IP核,为构建片上网络模型提供关键组件。通过研究计算机网络相关理论以及SOC设计需求,论文首先提出了一种片上网络模型,该模型采用了规则二维网格拓扑结构、虚拟通道技术、基于数据包的交换方式和GALS系统架构。在此基础上给出了片上网络适配单元的功能定义、设计与验证方案、数据包格式定义、子模块划分以及电路设计与验证过程,着重阐述了基于标准单元的GALS接口设计、消息存储区动态分配、同步器设计、双缓冲区乒乓操作等技术问题及相应的解决方法。在片上网络适配单元设计流程中,基于QuartusII开发环境完成了电路行为级建模、综合与布局布线等工作,并利用Modelsim软件建立了验证平台。验证与性能分析结果表明,所设计的片上网络适配单元能够实现数据组包、解包以及异步方式的包交换等功能,其工作速度、包延迟、数据吞吐率、资源开销等性能指标符合SOC设计需求。片上网络适配单元IP核设计,为实现整个片上网络模型奠定了基础。