在智能卡、智能门禁等广泛应用于公共交通、身份识别等重要领域的智能安全系统中,对芯片数据的输入输出、传输处理进行加解密,具有十分重要的意义。然而,实现加解密算法,必然带来芯片设计规模的增加和IP核的大量采用。目前,芯片功能的验证已经成为制约芯片设计的瓶颈。高效的验证是设计功能的正确、设计生产率提高的重要保障。本论文采用通用验证方法学UVM(Universal Verification Methodology)实现对全志科技有限公司自主开发的通用加解密算法IP核CE(Crypto Engine)中非对称性算法模块的功能验证,主要的研究内容和研究结论如下:1.从UVM验证方法学角度对CE的原理、平台框架、通讯方式、运行方式以及各种机制进行验证需求的深入剖析,结合CE模块的功能与结构描述,接口与寄存器描述,基本操作流程,任务描述符详解以及非对称算法的原理与实现,提取出了CE模块的功能测试点。2.制定了CE模块的验证计划,搭建了UVM验证平台。根据模块的外部端口将整个验证环境分为三个部分,分别由AHB(Advanced High Performance Bus,高级高性能总线)、MBUS(由全志科技定义的一种高性能总线协议)与CE子环境有机构成。AHB子环境用于模拟CPU对于CE模块的控制;MBUS子环境用于读取算法的加解密数据和描述符;CE子环境主要是用作实现一些其他端口的驱动,任务描述符队列的生成,监视器、参考模型以及计分板的构建等。然后添加激励发生器作为整个CE模块的驱动。再将三个创建完备的子环境和其它验证组件统一例化到TOP＿ENV的父环境中,建立了一个完整且复用性高的UVM验证平台。3.基于所搭建UVM验证平台实现了高效验证。建立CE模块的验证目录,规范了验证环境,利用脚本实施验证工作自动化的方式,将验证效率提高二十倍以上。利用覆盖率作为评判验证工作的标准,对CE模块所有功能测试点验证发现,代码覆盖率达到97.40%,说明代码的被执行程度达标;功能覆盖率达到100%,说明该模块的全部功能符合预期;断言覆盖率达到100%,说明规定的各个信号间的时序关系全部符合要求,达到了验证完备的目的。