进入21世纪以来,随着半导体工艺技术的发展,微处理器芯片的发展遇到了很多机遇和挑战。其中,功耗成为处理器设计的重要限制因素。特别是对于嵌入式处理器,由于体积、电池容量和便携性等原因,功耗问题尤为突出。并且随着社会的发展和科技的进步,嵌入式处理器上的应用日益丰富。多媒体、娱乐、网络浏览等原本桌面上的应用逐渐在嵌入式系统上普及,对嵌入式处理器的性能提出了更高的要求。也就是说,研究人员需要在功耗受限的情况下进行高性能嵌入式处理器的设计。本文围绕高性能嵌入式处理器的功耗问题,开展了深入的研究,主要涉及功耗评估技术、嵌入式处理器结构级低功耗优化技术和异构处理器的功耗有效性三个方面。本文的主要贡献如下:1.提出了一个快速准确的处理器功耗评估方法。这一方法基于微处理器的RTL代码,采用EDA工具和标准单元库获取处理器基本模块的有关功耗数据,同时在FPGA平台上获取模块的访问统计信息,通过以上信息可以计算出处理器运行过程中的功耗。通过和EDA功耗分析工具得到的功耗结果进行对比,验证了该方法的准确性。最后采用该方法在FPGA上对大量程序的功耗进行了分析。该方法还可以动态记录处理器的功耗变化情况。本方法的速度比结构级功耗模拟器和门级网表功耗分析方法要快,并且具有门级网表级的准确度,为处理器的低功耗设计提供了快速、高效、准确的研究平台。2.提出了基于延迟写回的嵌入式处理器设计。本文以低功耗嵌入式处理器为设计目标,在龙芯GS232处理器的基础上实现了寄存器堆延迟写回技术,降低了处理器中寄存器堆的功耗。为了进一步提高效果,采用了限制取指技术,使得寄存器堆功耗降低效果更加明显,同时也降低了指令Cache的功耗,并且采用前面提出的功耗评估方法对功耗进行了量化分析。3.提出了异构处理器功耗分析模型。运行同一个程序,小的处理器核相比大核可以节约能量,这主要是由下面两个原因导致:1)漏电功耗的比例随着制造工艺的进步越来越高,处理器即使在空闲状态下也会消耗大量的能量;2)小的处理器核有比大的处理器核更高的性能功耗比。因此采用异构处理器,使得对性能要求不高的程序运行在小核上可以节省大量的能量。本文采用泊松过程来模拟程序的运行行为,并且采用实际程序的功耗记录进行模拟,模拟实验结果表明异构处理器可以有效地节省能量。针对高性能嵌入式处理器的设计,本文在相关的低功耗研究上取得了一系列有意义的成果,在龙芯GS232处理器的设计中起到了很好的作用,也为将来异构嵌入式处理器的设计提供了参考和借鉴。