论文部分内容阅读
模拟数字转换器是通信系统的重要模块,其作用是将自然界中的模拟信号转换为数字信号。近年来,无线通信、计算机、可穿戴设备以及车载电子等领域的快速发展,对ADC的性能提出了高速低功耗要求。在众多ADC结构中,可以实现高速转换的有时间交织式、闪存式和流水线式等,但这三种结构的功耗一般都很高;可实现低功耗转换的主要是逐次逼近结构,该结构具有面积小功耗低的优点,但速度受限于分辨率。近几年提出的流水线-逐次逼近（Pipelined-SAR）混合结构在单通道转换器中性能突出,可以同时实现高速低功耗的设计要求。Pipelined-SAR ADC通常由两级流水线和级间放大器组成。其子ADC是SAR结构,不仅可以在第一级实现较大的分辨率,提高系统性能,而且SAR结构中有CDAC,因此不需要另行设计MDAC。该结构的设计难点主要有两个,一个是如何准确转移余量电压,一个是高性能级间放大器的设计。本文针对Pipelined-SAR ADC的余量转移方式和工作时序进行了优化,提高了采样率;针对级间放大器Ring Amplifier在放大阶段的带宽问题,使用可变电阻自偏置结构,提高Ring Amplifier在放大阶段的带宽。在TSMC 40nm 1P6M CMOS工艺下设计并验证了12bit分辨率200MS/s采样率的Pipelined-SAR ADC。该ADC有两级流水线,子ADC分别采用传统SAR逻辑和Monotonic SAR逻辑,级间放大器使用伪差分电阻自偏置Ring Amplifier结构。在20MHz频率1.1Vp-p输入200MS/s采样率下,后仿得到ADC的SFDR为69.17dB,SNDR为56.54dB,功耗为4.14mW,FoMW为37.72fJ/conv-step。