本文主要研究设计了快视系统中高速图像数据接收部分的硬件实现。系统充分利用了FPGA/CPLD高性能、低功耗、低成本的优点，实现了高速(最高160MHz)电路设计。并且通过MentorGraphics公司的Hyperlynx仿真软件对电路关键部分的信号完整性进行了仿真，以此提高了电路设计的成功率，缩短了产品设计调试周期，减少了成本损失。 本系统应用于高速图像数据的接收部分，为了方便系统的调试与验证，整个系统分为信号源和接收卡两个部分来设计，分别以一块PCI插卡的形式实现。信号源卡以XC95144XL为核心，通过读取计算机中的数字图像压缩数据，经过并串转换之后，通过SMA接口以差分信号(LVDS)的形式同步输出，同时也可以通过BNC接口以TTL电平串行同步输出；接收卡以XC3S200为核心，输入信号为SMA接口的LVDS同步数据，输入串行差分数据经SMA接口进入接收卡之后，系统首先对其串并转换，然后通过帧格式化同步器的设计提取出同步数据，并且完成解扰码操作，将最终获得的图像数据通过PCI接口送入计算机进行解压缩操作，最终获得的图像数据传送到显示终端，供实时观测，实现实时显示的功能，同时对所接收的原始数据作存盘处理，以备对此图像数据的分析和回放。 本文对高速电路设计中遇到的信号完整性(SI)问题作了理论性分析，并且通过布线前仿真和布线后仿真指导了PCB板的布局和布线，阻容值的选取等。