在信息处理系统中，数字信号更能发挥MCU的优势和处理信号的能力，因此模数转换器在信号处理系统中得到了广泛的应用，其成本和精度直接关系到了信号处理系统的成本和系统的性能。论文针对时间交叉式并行流水线模数转换器具有兼顾信号转换精度、速度及功耗等优点，针对项目的要求重点研究和设计了一款基于SMIC0.18μmCMOS工艺用于基带采样，电源电压为1.8V，采样率为50MHz，分辨率为10位的时间交叉式流水线模数转换器。采用无前端采样保持电路结构，该模数转换器由8级1.5bit每级子流水线级和2bitflash ADC构成，并采用数字校正电路对子流水线级误差进行校正。论文首先介绍了几种常见结构的模数转换器、模数转换器的主要性能参数，并对1.5位每级流水线模数转换器系统进行了分析。之后详细分析了流水线的工作原理，对每一级的精度要求做了定量计算，并对乘法型数模转换器的误差进行详细分析。电路设计方面本文着重介绍乘法型数模转换器的设计，包括采样保持开关结构的选择及设计、运算放大器的性能要求推导及设计、共模反馈电路的设计。本课题在Cadence软件下进行仿真和设计，并用spectre仿真器对流水线模数转换器系统进行性能仿真。在时钟频率为48MHz、输入信号频率为5MHz时，SNDR为60.2dB、有效数字为9.7、SFDR为70.98dB，达到了预期设计目标。