论文部分内容阅读
最新的动态重构技术带来了数字系统设计方法、设计思想的革命性突破,具有无与伦比的优越性,可以实现许多前所未有的应用,如:现场硬件动态升级、自适应硬件算法、硬件仿生学进化、无间断服务等。
本文研究具有自主知识产权的单芯片可重构嵌入式系统平台(RESP)的架构和设计方法,建构实时嵌入式系统开发的通用环境平台。RESP基于嵌入式架构,应用SoC设计方法学,以IP复用、系统集成和可重构技术为设计基础,采用软硬件协同开发流程,运行高性能实时操作系统,软硬件可动态定制。本文首先利用SoC设计思想,在单芯片上系统集成IBM的PowerPC405硬核、CoreConneet片上互连总线和各种IP软核,建立起高性能嵌入式系统平台,并软硬件协同开发RTOS;然后利用最新的可重构技术,采用模块化设计流程,改造原有的SoC成为SoPC,使得系统具有可裁减、可扩充、可升级等快速重用性。
本文开发成功的RESP具有如下性能指标:
?高性能实时处理能力,工作频率300+MHz,400+DMIPS
?系统总线工作频率100+MHz,有效带宽1.6+Gbps
?64+M字节DDR SDRAM,DDR工作频率100+MHz
?256+M字节CF存储空间
?可运行各种RTOS,如Montavista Linux或uC/OS-Ⅱ等
?支持各种I/O接口,如RS232、10M/100M以太网、RS485、CAN2.0B、PS/2、TFT-LCD数字接口等
?双JTAG链,调试FPGA和CPU
?PCB几何尺寸小于100mm×100mm
本文的主要结构为:第一章阐述了IC设计的发展历史、开发流程和设计特点,并引入了全新的可重构系统芯片SoPC的概念;第二章详细介绍了RESP的软硬件架构,包括:CPU主控板、外围接口板和实时操作系统Monta Vista Linux等;第三章重点阐述了SoC设计方法学和Xilinx公司集成开发环境EDK的软硬件协同开发流程,并介绍了系统硬件配置、地址映射和开发要点;第四章重点阐述了可重构技术特别是动态重构技术,并说明了利用模块化设计方法开发可重构系统芯片SoPC的要点,建立了RESP的各种可重构模型;第五章重点阐述了CAN总线特性,并介绍了自主开发的CAN控制器的硬件架构、配置寄存器、总线接口和开发要点;第六章讨论了可重构技术的目前不足和发展前景。