本论文研究的是类钙钛矿材料CaCu3Ti4O12(CCTO)。此材料在低频下有巨介电常数(～10,000)，且在相当宽的温区(100-400K)内介电常数保持不变，是一种很有应用潜力的微电子材料。　　 CCTO虽然有巨介电常数，但同时也有较高的介电损耗，作为一种微电子器件的候选材料，设法降低其介电损耗是很有必要的。根据CCTO的介电响应机制，我们得知CCTO陶瓷由半导电的晶粒和绝缘的晶界组成，因此要降低其介电损耗有两种途径：增加晶界电阻或减小晶粒电阻。在降低CCTO介电损耗的研究中，大多是用增加晶界电阻的方法，本文第二章中我们首次提出了用减小晶粒电阻的方法来降低介电损耗。具体实验方案是以La3+部分替代Ca2+，使更多载流子进入晶粒，增加晶粒的电导率从而使损耗降低。实验结果表明掺杂后的CCTO晶粒电阻明显降低，晶界电阻变化不大，介电损耗明显降低，且仍保持有巨介电常数。比如，在La掺杂浓度从0到0.2的范围内，1kHz下介电损耗从0.1下降到0.015，而介电常数仍能达到3000以上。　　 CCTO的巨介电响应机制一直是人们研究的热点，目前被广泛接受的是内势垒层电容器(IBLC)模型，即本论文第三章所提到的单势垒层电容器(SBLC)模型。本文第三章研究了不同烧结温度的CCTO陶瓷样品。内耗和扫描电子显微镜结果表明CCTO陶瓷样品中存在晶界和亚晶界，而且介电常数测量显示CCTO中至少存在两个介电弛豫过程，因此我们提出用品界亚晶界的双势垒层电容器(DBLC)模型来解释CCTO的介电性质。　　 通常所用的复阻抗分析方法由于晶界和亚晶界的电阻大小相当，不易把它们区分开来。我们用复电模量法清晰的分辨出了晶界、亚晶界、亚晶粒分别对CCTO介电性质产生的影响。同时，用DBLC模型分析得出在高频或低温下，CCTO的介电常数由亚晶粒的介电常数决定；在低频或中频下，晶界效应对CCTO的巨介电常数起主要作用。此外，CCTO介电性质随制备条件（烧结温度或时间）的不同而变化的原因也得到了合理的解释。总而言之，通过本章的研究我们得出这样的结论，低温Maxwell-Wagner弛豫来源于亚晶粒内部空间电荷的极化，高温Maxwell-Wagner弛豫则来源于晶界和亚晶界的极化效应。　　 随着科技的发展，高介电薄膜材料以其独特的工艺，优良的特性在动态随机存取存储器(DRAM)等现代电子器件中起到越来越重要的作用。CCTO薄膜与SrTiO2衬底间有较大的晶格失配，在无缓冲层的情况下，用脉冲激光沉积等方法不能在SrTiO2衬底上制得外延的CCTO薄膜。本论文第四章的工作中，用化学溶液沉积法在SrTiO2衬底上成功制备了高取向的CCTO薄膜，二者之间无任何缓冲层。这项工作表明化学溶液沉积法在制备复杂的氧化物膜上具有很大的优势。同时，CCTO薄膜在SrTiO2衬底上的成功制备也为发展全钙钛矿的异质器件提供了一种有效途径，很有发展潜力。