模数转换器ADC是现代混合信号通信系统中连接实际模拟信号和数字信号处理的核心组成部分。CMOS制造工艺的持续下降,为数字电路的设计带来了高速度低功耗低面积低成本可控制的好处,因此更多的信号处理在数字部分来实现。这就对ADC的设计提出了更高的要求,而同时,栅极氧化层更薄使得供电电压下降以保证其可靠性,如何在低电压和深亚微米工艺中实现高线性度低功耗的ADC成为挑战。　　 本文从CMOS工艺尺寸下降过程中,CMOS器件泄漏电流,本征增益的下降,载流子速度饱和效应和电源电压下降等因素对模拟集成电路尤其是ADC设计的影响,分析了流水线ADC中各主要模块中引入非线性因素的原理和优化方法。对传统结构中的工作时序进行改进,采用去除采样保持电路的结构,并引入运放共享技术显著降低了系统的功耗和面积。在第一级采用自举开关对输入动态信号进行采样提高采样线性度,1.5bit结构增加对采样间隙误差和比较器失调误差的容限。对流水线ADC中的核心模块运算放大器的设计进行了详细的分析,包括辅助放大器引入的零极点对的原理和对整个运放建立时间特性的影响,摆幅和增益非线性,以及噪声特性,并提出了设计中优化的方法。最后,分析了深亚微米工艺下的模拟版图设计中引入的寄生效应,不匹配,WPE效应,STI压力效应等因素对CMOS器件性能的影响,以及对整体ADC性能造成的影响,同时给出了版图中优化的方法。　　 最终实现了一个30MHz采样率,10bit量化精度的双路流水线ADC,有效比特数为9.69,无杂散动态范围为67.42dB。整个ADC的功耗为18mW。