随着集成电路进入系统芯片时代，集成电路的测试面临着日益严峻的挑战。与传统的专用集成电路(application specific integrated circuits，ASIC)测试方法不同，系统芯片(System on Chip，SoC)及其IP核的测试面临着更大的困难。据统计，集成电路的测试和验证耗费了集成电路整个流程70～80％的人力和物力。 内建自测试是SoC中IP核测试的一种重要方法，它是一种片上实现的致力于测试的电路，相对于其它的可测性设计手段，内建自测试技术有着诸多优点：能够实现快速(at-speed)测试，更短的测试时间，降低对自动测试设备(automatictest equipment，ATE)的要求等。 本文提出了一种变长重复播种内建自测试(buih in selftest，BIST)方法，在该方法中，每个种子生成的伪随机测试向量的个数是可变的，该方法可以有效地截去冗余伪随机测试向量序列，减少测试施加时间，同时保持故障覆盖率基本不变，额外面积开销也很小。将该变长重复播种BIST方法用于ISCAS85和ISCAS89电路，模拟结果表明，和等长重复播种BIST相比较，该方法平均减少近36.22％的测试时间(最多57.49％)，额外面积增加仅为2.13％。 对于SoC测试，本文提出了一种可配置的SoC测试架构。该测试架构中有两种总线，一种是配置总线，用于传输配置位流信息；另一种是测试总线，用于传输测试控制指令，测试向量以及输出测试响应。通过配置总线传输的配置位流信息，可以实现对测试总线的灵活配置，这样就可以根据测试调度算法实现SoC中不同IP核的串并行测试；另外，该架构也考虑了SoC中测试电路自身的测试，以及可以实现测试向量共享机制，该机制特别适合存储器的测试，由于存储器都有类似的规则结构。由于该测试架构对被测SoC没有限制，所以该可配置的测试架构具有很强的通用性和可复用性。 可配置SoC测试架构中的核心模块是配置下载与回读电路，该电路主要完成解析由测试软件生成的配置位流信息，并从中提取出配置点信息，从而实现对测试总线配置的功能；为了方便调试，该电路还可以回读配置点信息。所以，本文设计了该电路，该电路可维护强，针对不同的SoC测试的需求，只需要小的改动，不需要结构上的变化。最后给出了该电路的仿真结果。