在现代雷达系统中，雷达接收机测试贯穿于雷达系统研制过程的各个阶段，对于确保设计合理、节约生产调试成本、提高雷达的保障能力，使雷达系统处于最佳工作状态，充分发挥雷达系统的战斗力具有极为重要的作用。雷达接收机是一个复杂的电子系统，调试、检测过程十分复杂。有些测试项目非常繁琐，有大量重复过程。如频率特性测量，要测量若干频率点的系统响应，手动测量时，需要多人配合，设置信号源频率、读出输出电压、记录等，容易出错。本课题研制开发的雷达接收机综合测试系统，将硬件数据采集控制设备和分析软件集成在一起，提高了雷达接收机测试的自动化水平。　　 根据雷达接收机的测试需要，本课题研究开发高速、大容量、多通道数据采集系统。该系统以静态存储器RAM为存储介质，以USB2.0接口标准传输数据，以现场可编程门阵列FPGA为数字逻辑控制的核心，并通过硬件描述语言Verilog HDL编程实现了由FPGA控制RAM、USB2.0接口芯片的外围电路。通过软、硬件技术的结合，该测试系统可以自动检测雷达接收机正常通道和备份通道的工作状态，自动测试雷达接收机输出动态范围、输入动态范围、时间灵敏度控制、带外抑制度、镜频抑制度、ADC分辨率、对数特性等参数。经过检测验证，该系统测试指标正确，完全符合某类型雷达接收机自动测试的需要。作为某类型雷达接收机配套设备，将于近期交付最终用户使用。本文主要工作如下：　　 1.阐述该系统的框架，给出系统流程图，介绍该系统的主要性能。　　 2.研究数据采集硬件的原理、框架以及板上芯片的编程原理和流程。　　 3.设计USB2.0接口电路、固件和驱动，介绍应用程序的开发流程。　　 4.设计系统控制核心的FPGA的配置电路和固件，介绍FPGA开发流程。　　 5.介绍系统软件的主要功能、模块以及在分析时采用的算法。