单芯片多处理(ChipMulti-ProcessingorChipMulti-Processor，CMP)通过在单块芯片上集成多个处理单元，在芯片内部共享缓存，提高了缓存利用率，简化了芯片设计的复杂度。但是，在CMP结构上采用由用户显式制导的共享存储并行程序编程模型，使用锁和同步变量来实现同步的方法存在很大的局限性。事务存储(TransactionalMemory,TM)模型通过事务执行的原子性和可串行性，为CMP结构提供了程序并行执行和同步的方法，编程模型简单，有利于程序并发性的发掘。 为了进行CMP结构上TM模型的研究，我们设计了一个支持TM的CMP结构TMCMS(Transactional-MemorybasedChipMultiple-Superscalar)，并设计实现了TMCMS的模拟器OpenCMP以及软件支持。本文详细介绍了TMCMS结构模型设计和模拟器以及软件支持的设计实现。 本文主要的研究内容和成果包括以下几个方面：(1)详细分析了TM模型技术的现状和发展，提出了TM模型分类方法，深入比较了一些主要的硬件事务存储模型实现的优缺点；抽象了事务存储模型最基本的特征，提出了四个基本组成模块。(2)以简化硬件设计和可扩展性为目标，围绕四个核心事务存储模型组成模块，定义了事务的执行控制过程，划分了软硬件支持，设计了一个支持事务存储的CMP结构TMCMS，包括基本结构、执行模型、编程模型和线程划分方法。(3)为验证TMCMS结构设计，设计和实现了模拟器OpenCMP。在模拟器设计过程中，解决了事务存储模型基本组成模块的实现、多核处理器扩展、事务存储性能评价模型三个关键问题。此外，还设计了TMCMS的软件支持部分，包括事务初始状态数据结构和事务相关中断处理程序。(4)选取FFT程序作为基准测试程序评估了TMCMS设计方案。从以下两个方面进行性能评价：①处理单元个数和指令Cache共享对于性能影响；②TMCMS的软件模型实现的开销。 初步实验表明，TMCMS性能随着处理单元个数增加而增加，具有良好的可扩展性，可以发掘程序潜在的并行性。