随着集成电路设计技术和制造工艺的不断发展，芯片在规模、集成度以及工作频率上都得到了大规模的提升。然而随着工作频率、晶体管数量的急剧增加，芯片的功耗问题也变得同益突出。特别是在晶体管特征尺寸缩小到65nm及以下时，晶体管阈值电压的减小，致使静态功耗呈指数增加，此时，由功耗问题引起的设汁挑战则更加突出。因此，对低功耗设计技术的研究是获得高效、可靠、有市场竞争力芯片的必然要求。
　　本文通过对CMOS电路功耗来源的分析，确定了影响芯片功耗的主要因素，同时进一步的研究了门控电压、门控时钟、静态多电压域、动态电压频率调整等低功耗技术，并将其应用于Leon Soc系统的设计中。
　　首先，根据Leon Soc系统的功能、设计目标以及工作模式等确定合适的低功耗管理策略oLeon Soc系统，目标频率3GHZ，采用TSMC FFC16nm工艺进行设计。由于设计规模和频率较大，单位面积的功耗密度以及发热程度都远远超过设计预期，因此需要采用更为有效的低功耗设计技术。为此，结合前端对Leon Soc系统的功能和需求分析，针对不同的工作模式，制定了不同的低功耗管理策略。
　　其次，使用低功耗设计语言UPF，实现了采用门控电压、门控时钟、静态多电压域、多阈值电压、动态电压频率调整等技术的低功耗管理策略，并完成了Leon Soc系统的低功耗综合、低功耗验证、低功耗逻辑·致性检查、低功耗物理设计。设计结果，在时序、逻辑一致性以及低功耗规则方面，均满足设计要求。
　　最后，在静态和动态模式下完成了Leon Soc系统的功耗建模、功耗分析、电压降以及电迁移分析。其中静态模式下的功耗为2845mW，动态模式下为2099mW，相对于传统设计方法，静态功耗5263mW和动态功耗4090mW分别降低了46%和49%同时电压降和电迁移的分析结果均满足设计要求。因此，可以证明，在满足设计目标频率的前提下，此次针对Leon Soc系统的低功耗设计满足设计要求的。