论文部分内容阅读
随着信息技术的进步及多媒体业务的广泛应用,基于同步数字体系(SDH:Synchronous Digital Hierarchy)的光纤传输网络也获得了蓬勃发展。复接器是光纤传输系统光电接口的关键模块之一,由于工作速率很高一般都采用砷化镓(GaAs)、双极性硅(Bipolar Si)、BiCMOS等工艺实现。随着CMOS工艺特征尺寸的不断缩减,已经有可能利用CMOS设计Gbps速率等级的电路。本文从便于应用的角度出发利用0.25μm CMOS工艺设计了2.5 Gbps单片集成16:1复接器,可以应用在STM-1到STM-16的数据复接系统中。复接器主要包括16:1并串转换单元和2.5 GHz时钟倍频单元。16:1并串转换单元将16路156 Mbps的低速并行输入转换为2.5 Gbps的高速串行输出。数据重定时单元用来对串行输出重定时以减小输出数据中的占空比失真及抖动。时钟倍频单元采用基于锁相环的结构,将外部输入的156 MHz时钟16倍频得到2.5 GHz内部时钟供并串转换单元和数据重定时单元使用。本文对锁相环的相位噪声特性进行了深入分析,并采用SpectreRF和Matlab/Simulink联合仿真的方法评估所设计的锁相环的噪声特性。此外,设计中对芯片的静电放电(ESD:Electro-Static Discharge)保护体系进行了研究以提高芯片的可靠性。复接器作为一种数模混合系统,版图设计对于最后的性能来说至关重要。在实际的设计中采用了保护环、去耦、屏蔽等方法来减小数字电路噪声对模拟电路的干扰。芯片加工完成之后进行的在晶圆测试表明复接器芯片可以稳定地工作在2.5 Gbps速率上,功耗330 mW。时钟倍频单元输出的2.5 GHz时钟相位噪声在10kHz频偏处为-90.9 dBc/Hz,均方抖动为10 ps。在2.5 V电源电压下,时钟倍频单元最高能够产生4.2 GHz的时钟信号,复接器的最高工作速率为3.2 Gbps。