作为新一代的移动通信技术,5G对信息传输速率、信息传输可靠性和时延方面提出更高要求,而信道编码技术是保证上述性能的关键。5G增强型移动宽带(e MBB)场景将低密度奇偶校验(LDPC)码和极化码(Polar Code)码作为数据信道和控制信道的编码方式。本文重点研究5G LDPC码译码算法,并基于FPGA实现LDPC码译码器。本文首先研究了传统的迭代译码算法,包括置信传播算法、对数域置信传播算法、最小和算法以及两种最小和改进算法,并分析比较了两种译码消息传递方式,包括泛洪式和分层式。随后,在上述内容的基础上,设计了适用于5G LDPC码的多块并行两层交替式译码方案。它通过在双层并行译码算法中两层交替访问存储器和计算单元,减少了模块的空闲等待,提升了硬件效率;通过多块并行处理以相对少的硬件代价提高了译码并行度,加快了译码收敛速度。基于Xilinx KCU1500开发板,本文实现了全模全码率5G LDPC码译码器。首先在分析研究三种并行译码结构基础上,确定本文采用的块并行译码方案;然后针对5G LDPC码包括2个基矩阵共102种提升因子Z的特点,将译码器划分为16个并行度为16的基本译码单元。依靠16个支持双帧并行的基本译码单元的协同译码,译码器实现了硬件资源的最大化利用且提高了系统的吞吐量。相比传统结构,本方案在RAM资源相同的情况下,会带来2倍到32倍(与Z的大小有关)的吞吐量提升。除了实现全Z的兼容,本译码器能对每个基矩阵提供了6种且可扩展的码率选择。本文详细介绍了译码器的模块划分以及子模块的功能和接口描述。最后,给出了LDPC码译码器板级测试测试系统方案,并在有噪声和无噪声情况下,验证了LDPC码译码器的正确性。