随着集成电路工艺技术的不断发展与完善,电路集成度不断增加,片上系统(System-On-a-Chip,SOC)随之诞生。SOC中复用的知识产权核(Intellectual Property,IP)数量的不断增加,其功能和性能不断加强,提高了芯片的生产效率,而用于检测电路故障的测试数据量也随之增大,相应的也对自动测试设备(Automatic Test Equipment,ATE)存储和传输数据的容量和带宽提出了新要求,最终延长了SOC测试时间和增加了测试成本。因此如何减少测试数据量的问题成为当今集成电路业界研究的热点。目前解决上述问题的方法之一是测试数据压缩技术,有效地减少测试数据量,缩短SOC测试应用时间,降低测试成本。本文在研究故障模型、故障模拟、测试向量生成算法和多种测试数据压缩的方法基础上,以编码压缩为主要研究内容,提出一种新的基于字典编码的测试数据压缩方法,其中主要工作内容如下:提出了一种字典条目部分复用的数据压缩编码方法。把通过自动测试向量生成(Automatic Test Pattern Generation,ATPG)工具产生的测试集分成固定长度的数据块,根据数据块相容性采用分团启发式算法得到最大相容组,将最大相容组中的数据块分成第一组,合并最大相容组中的数据段后得到参考块并存入字典中,通过把字典条目划分成子块,增加参考段的数量。对剩下的未合并数据块进行判别分组,根据能否由字典条目部分复用得到分成第二组和第三组,对不同组的数据块根据对应的编码规则进行编码。本文采用Atalanta测试集,对ISCAS-89标准电路中6个规模最大的时序电路进行实验,实验结果表明本文提出的编码算法,提高了测试数据的压缩率,降低了测试应用时间。此外,电路的解压结构简洁易于实现,硬件开销也在可接受范围之内。