论文部分内容阅读
随着集成电路的发展和集成度的不断提高,工艺线宽的缩小使得ESD保护模块的设计面临更多挑战。在这种条件下,深入理解保护器件的物理电学特性以及结构和工艺的变化对其ESD性能的影响成为必要。TCAD技术的引入将有效的解决这一问题:使用TCAD模拟器件的ESD特性以辅助电路的ESD结构设计,将极大的缩短芯片研发周期且节约成本。
论文在Synopsys TCAD Sentaurus仿真平台上,使用等效TLP ESD脉冲方法分别模拟研究了体硅工艺下高压和低压栅接地NMOS器件在ESD应力下的物理电学特性及其热特性,并研究得出上升时间和电流大小不同的ESD脉冲对gg-NLDMOS瞬态特性的影响。在此基础上,文章分析得出了栅长、栅至接触孔间距等器件结构参数的变化对低压gg-NMOS失效电流和寄生管增益的影响;同时模拟分析了上述结构参数的变化对高压gg-NLDMOS触发电压和最高晶格温度的影响。最后,改变器件的各项结构尺寸,使用正交实验设计的方法,优化了0.5μm100V CDMOS工艺中高低压器件的ESD性能,使保护结构的抗ESD能力得到了提高。
论文的研究结果有助于进一步理解器件结构参数的变化对其ESD性能的影响;论文的优化结果对后续ESD保护器件的设计具有指导意义,其优化方法在ESD设计过程中的应用将有效的缩短芯片设计周期和降低成本。