近年来，数据采集的应用领域越来越广，人们对采集的性能要求也越来越高。为了满足需求，国内外各大厂商和科研机构不断推出功能各异、性能不同的采集产品。众所周知，采样速率和传输速度的高低直接体现了采集电路的性能。本文围绕这两个关键指标展开分析讨论，研究了数据采集的基本原理和PCI-E总线的结构及操作，说明了1GSPS采样率、PCI-E总线接口的数据采集电路的设计方法。高速电路不同于低速电路，必须要尽量减少信号的不完整性（SI）和电磁干扰（EMI），才能增强设计的可靠性。论文针对信号完整性中的串扰、反射和差分传输理论进行了深入研究，并对其中一些重要问题做了仿真和分析，得出了布线结论。对于硬件电路，本文设计了双通道ADC为采集核心、PCI-E接口为传输核心、FPGA为控制核心的新一代数据采集电路架构。模拟信号输入电路后经过幅度调整，偏置调节，阻抗变换等前端处理，由双通道500MSPS高速模数转换芯片ADC08D500采样，Xilinx Virtex5FPGA作为控制器和数据传输的纽带，得到的采样数据通过PCI-E接口发送到上位机保存为数据文件。论文的最后对硬件电路的关键部分进行了仿真，给出了在FPGA上实现PCI-E接口和DDR2SDRAM读写的Verilog硬件描述语言设计方法，并对所设计的接口和DDR2读写模块进行了测试，得出了测试结果。