随着集成电路从深亚微米级别向纳米级别的持续发展,铜互连工艺已经取代铝互连工艺。由于铜本身不像铝一样,可以与刻蚀气体反应后产生气态的副产物,所以只能采用镶嵌工艺(Cu Damascene Process),包括单镶嵌工艺和双镶嵌工艺,相比之下后者的应用更为广泛。本论文研究了一种采用in-film结构刻蚀阻挡层(业内术语:in-film stop layer)进行双镶嵌刻蚀的工艺方法。论文分三个部分分别针对双镶嵌刻蚀工艺的三个环节来进行工艺特性以及工艺程式上的系统研究。接触孔(Via)的刻蚀工艺：Via刻蚀采用光阻作为掩膜,重点在于Via底部一定要完全刻蚀开,并且要停在底层阻挡层NDC(主要成分为SiCN)上。另外由于Via比较深(～1.7微米),在Via刻蚀的同时,孔顶部不能有条纹状的刻蚀损伤。光刻胶回刻工艺(PREB,即Photo Resistor Etch Back):Via刻蚀结束后,会在晶片表面涂布上一层光刻胶(PR),Via内也会被PR完全填充,然后进行PREB步骤。本环节的难点在于精确控制Via内光阻的剩余量(PR plug)。互连沟槽(Trench)刻蚀成型工艺：这部分是难度最大的一个环节。进行沟槽刻蚀的时候,SiO2对PR的刻蚀选择比尤其重要,因为在in-film stop layer-Si3N4(SiN)上方的SiO2被刻蚀干净时,要求Via内剩余的PR plug高度要比SiN位置低,但是两者高度差又不能太大。接着去除PR后Via底的NDC会完全暴露出来。再将底部的NDC层刻蚀干净,同时也将所有暴露出来的SiN和DARC一并刻蚀干净。本步难点在于要控制好DARC对PR,SiO2对PR,SiO2对SiN,SiN对SiO2等的选择比。另外,由图形结构密度的差异带来的刻蚀负载效应也需要很好的控制。论文取得的首要成果是确定了上述三个环节的具体刻蚀工艺程式,使整个55nm工艺项目的开发得以顺利推进。而且这三个程式都具有符合要求的安全工艺窗口,这为日后的大规模量产奠定了基础。其次是建立了一个良好的工艺程式开发框架。这一套系统的开发方法对其他的干法刻蚀工艺也起到一个规范的作用。根据这套方法完整的记录项目开发过程中的各项实验方法和结果,就可以形成一个数据库,便于后续的开发者查阅。这些对于工程来说是至关重要的。