论文部分内容阅读
模数转换器(Analog-to-Digital Converter,ADC)作为连接模拟信号与数字信号之间的桥梁,已广泛应用于无线通信系统、雷达等电子信息系统。随着现代数字通信技术的飞速发展,在众多ADC结构中,流水线ADC同时具备高速与高精度优势而成为主流架构。本文对12位200Ms/s高速高精度流水线ADC进行了研究。本论文对高速高精度及其低功耗流水线ADC进行了深入研究,具体工作内容如下:(1)基于流水线ADC主要误差来源,并结合级间递减(Scaling down)低功耗技术确定系统框架;整个12位流水线ADC共有7级电路,由前置采样保持电路+5级2.5位/级流水级和最后2位Flash ADC组成。(2)运用Matlab/Simulink对流水线ADC系统以及电路的非理性特性进行建模仿真,得到了运放的有限增益/有限带宽、电容失配等非理想特性对系统性能的影响。(3)在高速的ADC中,时钟抖动以及时钟周期失真对ADC的动态性能影响很大;本课题设计了一种内置的快速锁定高精度低抖动延迟锁相环电路,为ADC提供低抖动的时钟。(4)在上述基础上,采用TSMC 0.18μm 1P4M CMOS工艺对12位流水线ADC电路模块进行了设计,包括采样保持电路、倍乘数模转换器(MDAC)、比较器、带隙基准电路等。其中,采样保持电路采用电容翻转式结构以减少噪声和功耗;主运放为了满足大的增益和带宽要求,采用增益自举型结构;一种低导通电阻的栅压自举开关运用降低了采样过程引起的谐波失真,改善电路的线性度;预放大动态锁存比较器的运用实现快速比较,减少回踢噪声。(5)完成整体电路设计仿真,版图设计、版图的验证、关键模块的寄生参数提取后仿真,进行了MPW流片,同时设计了测试方案,并进行相关性能指标的测试。测试结果表明:在采样时钟频率为200MHz,1.8V电源电压,输入量化电压1.25V,频率为70MHz的正弦波信号时,芯片实现SNR大于63.5dB,SNDR大于63.4dB,SFDR大于80dB,ENOB大于10.3bit。电路功耗为670mW,芯片有效面积3.74mm*3mm。