随着数据采集存储系统中采样率的不断提高,对数据的存储提出了越来越高的要求。高速采样和大容量持续存储已经成为现代测试领域的发展方向,并且已经被广泛应用于数字存储示波器、逻辑分析仪等测试仪器中。本文研究的高速大容量数据存储系统着重面向高端数字存储示波器的应用需求,也是整个系统设计的难点和重点。随着集成工艺的提高以及ADC架构的改进,A/D模数转换芯片的最高采样率已经达到了GSPS级水平,加上并行交替采样和数据拼合技术的发展,基本满足了大多数数据采集系统的要求,这就要求有高速的数据存储器与之匹配。同时在高速采样率下,必然会产生巨大的数据流,所以,通常需要大容量的存储器作为海量采样数据的缓存。论文在分析了高端数字存储示波器系统性能要求的基础上,根据前端数据采集对数据吞吐量的要求,制定了高速大容量存储系统的设计方案,采用第二代双数据率存储器DDR2 SDRAM内存完成对高速海量数据的缓存。同时结合触发控制,扩展了对有效数据存储的深度。存储控制器的设计实现了3GByte/s的存储速率以及128Mpts的持续数据存储深度。论文在高速大容量数据存储控制器的设计部分详细分析了DDR2内存的主控制逻辑,时钟管理、寻址方式和长存储模式下触发功能的设计。同时根据动态存储器的刷新特性,设计了异步FIFO,实现了A/D采样、DDR2内存芯片和DSP三者之间的数据传递。并且提出了波形的快速定位和缩放技术来解决数字存储示波器深存储下的快速响应问题。