为了解决信息传输量和有限带宽这对矛盾,各种现代调制解调技术都在追求可靠的高速数据传输。QAM(Quadrature Amplitude Modulation)技术具有较高的频谱利用率和抗噪声性能等优点,可以满足数字通信系统的这些要求。通常高阶QAM调制信号在传输时会遇到多径等因素的影响,这样就需要进行自适应均衡设计。与此同时,由于发射端和接收端的本地振荡源不同会产生相位偏差甚至旋转,就必须对接收到的信号进行载波恢复。传统的自适应均衡算法大多是基于固定星座相位的,星座相位较大的抖动都会使其不能收敛。于是就需要一种对相位不敏感的算法,最常用的一种算法就是CMA(Constant ModulusAlgorithm),但是其收敛后产生的误差较大,只能用于初步均衡。同时,载波恢复算法在正常稳定工作之前需要均衡算法克服多径等干扰,均衡输出的误差过大也会使得前者收敛性能下降,甚至失锁。这对矛盾会使得在整体设计中很难找到一种两全其美的设计方案。针对这一矛盾,本论文针对一些解调算法做了一定的研究,在此基础上,提出了CMA—HCMA(HCMA,Hierarchical Constant Modulus Algorithm)双模式自适应均衡算法,并且改进了载波恢复算法。CMA—HCMA双模式自适应均衡算法利用了信号二阶矩对相位不敏感的特性,采用高阶QAM信号的二阶统计量进行运算。由于这种算法对于载波相位并不敏感,可以在载波恢复之前就可以快速收敛,而且产生的最小均方误差较小,从而减少了载波恢复算法性能的下降。对于64阶QAM而言,本文提出的载波恢复算法可以在5000个符号周期内快速捕获11%F_s(F_s是波特率)的频差。基于算法的改进,电路结构可以作如下调整,将独立性较强的符号同步模块放到接收机解调电路的最前端,自适应均衡模块次之,载波恢复模块放在最后。这样,电路结构显得更加清晰。仿真表明,在64QAM信号通过同轴电缆信道模型并且发生11%F_s频偏的情况下,这种结构可以在12500个符号周期内实现解调。为了验证上述算法,本文应用了自顶向下的设计方法,使用Verilog HDL对64阶QAM调制和解调算法进行了RTL级设计。基于Altera公司的EP2C8Q208C8N型号FPGA芯片,完成硬件电路设计,在这个硬件平台上初步实现了调制和解调算法,从而验证了算法的正确性。