随着微处理器设计技术和集成电路技术的发展，在高精度计算，数字信号处理，实时语音通信，图形加速，航空航天等应用领域中，系统往往涉及大量的数据处理，而且数据处理的实时性和计算精度的要求都很高。因此，浮点运算单元(FPU，Floating-PointUnit)已经成为当代微处理器中一个至关重要的组成部分。浮点除法虽然在FPU中的使用频率较低，约占3％左右，但对处理器整体性能有较大的影响;浮点开方(square-root)是FPU部件之一，广泛应用于二维建模，误差分析，三角学，图像处理等许多领域，它的使用虽然不如加减乘除频繁，但由于算法相对复杂直接导致了其实现电路的复杂性。所以，设计出高性能的浮点除法和开方部件已成为一个重要的研究课题。　　 本文以国家863重点，红神二期项目为依托，根据项目需求，结合浮点除法和开方部件设计领域新的研究与实践进展，按照自顶向下(top-down)的现代IC设计方法，独立完成了单双精度浮点数的除法和开方运算，并兼容24位，16位浮点数。　　 本论文在对IEEE-754浮点数标准研究和现有的处理器几种常用的浮点除法和开方算法的分析，通过实验的结果能够从速度以及硬件资源消耗上对不同算法进行评估比较。重点介绍了SRT-4算法实现复杂性及关键路径上的“基数的选择”，“商选择函数”，“余数估计”三个关键部分，并对SRT-4算法关键路径部分进行结构和代码上的优化，提出了基于优化后的两种改进实现方案，同时增加了浮点数位宽灵活性。在本设计中，支持IEEE-754标准舍入及异常情况，采用SRT-4实现尾数除和开方内核;最后通过MATLAB，ModelSim，VCS搭建验证平台，采用大量激励对浮点除和开方功能进行验证，其功能完全正确。采用中芯国际SMIC0.13umCMOS工艺分别对其综合，并利用SynplifyPro软件进行FPGA（高端XC6VHX380T）综合，而积符合要求基础上，速度可达到230Mhz以上，完全符合项目要求。　　 本设计为生产具有自主产权的高性能嵌入式微处理积累了经验。开方部件