论文部分内容阅读
视频编码技术中,基于块编码方法在性能、复杂度、兼容性和市场需求等方面比其它编法方式具有较强的综合优势,因此在视频压缩领域得到广泛应用。但是,基于块的编码方法存在块效应问题——由于各变换块的单独量化以及运动补偿中插值运算引入的误差,导致视频误差。量化步长越大,块效应越明显,极大地影响图像的视觉质量和压缩效率。为了消除块效应,MPEG-4视频压缩标准引入后处理去块效应滤波器,利用解码时所得到的各种参数对解码后的视频进行平滑处理,以消除虚假边缘。在H.264视频压缩标准中,则引入环路滤波系统,把去块效应滤波器作为编解码器的重要组成部分,将滤波后的帧用于后续帧的运动补偿预测,从而避免了虚假边界积累误差导致的图像质量的进一步降低。本文研究了系统的硬件设计及FPGA实现,完成的主要工作包括以下几个方面:(1)设计MPEG-4/H.264去块效应滤波体系结构。用自顶向下的设计方法,把去块效应滤波系统电路具体划分为多个子模块,然后对这些子模块进行了详细的设计和说明,介绍了子模块的功能、内部硬件结构以及操作时序等。(2)研究提高去块效应滤波系统性能的方法。采用一种扩展每帧图像的左边和上边两个边界的方法,避免了去块效应滤波的不规律性,有效简化滤波控制系统的硬件实现;同时,还采用基于宏块流水解码与块内流水滤波的双流水滤波结构,有效提高解码速度;改进滤波顺序,实现数据读写与滤波计算并行执行,有效提高解码滤波的实时性能。(3)优化存储器资源。优化数据存储结构,采用数据宽度为8位的双端口可同时读写的存储器件,省却转置装置,有效节减少芯片面积;设计数据重用机制以减少数据吞吐量,有效节省硬件开销的同时提高滤波速度。(4)完成MPEG-4/H.264去块效应滤波原型设计。设计RTL代码,完成RTL仿真、门级仿真和FPGA硬件原型设计与验证,通过以太网将码流从PC端传到FPGA开发板,经过视频解码系统解码后在VGA显示器上进行显示。经过实际视频码流测试,MPEG-4后处理去块效应滤波系统可以达到MPEG-4简单类和高级类实时解码的技术要求,H.264去块效应滤波系统可以达到主要档次的技术要求。