异构体系结构的出现,推动了高性能计算领域的飞速发展,异构芯片已经成为高性能计算系统的主流选择。目前处理器的发展遇到了诸多瓶颈,单核已经无法满足需求,并且功耗墙也限制了单核的发展,多核技术的出现在一定程度上缓解了这些问题,但并没有得到真正解决。随着处理器功能越来越强大,片上资源越来越丰富,功耗问题正变得愈加严重,已经成为限制处理器发展的瓶颈因素,解决功耗问题成为当今处理器领域的研究热点。处理器的功耗大小在很大程度上是由其所在状态决定的,当处理器运行在较低的频率电压状态下,其功耗就会降低。根据这一现象,人们提出了动态频率电压调节(DVFS)技术,在满足应用性能需求的前提下,尽量将处理器调整到较低的频率电压状态下,从而降低处理器运行的功耗与能耗。进行DVFS所必须的参数是处理器的当前与其他状态下功耗大小,需要根据此参数与调整策略确定目标状态。本文针对异构处理器APU中集成GPU(iGPU)的功耗预测,提出了基于回归统计方法的功耗预测模型,并展开相关研究:第一,提出了一种基于回归统计方法的iGPU功耗预测模型。本文首先结合APU中iGPU的体系结构特点,分析了iGPU功耗的主要组成部分,包括计算类部件、本地内存以及全局内存的功耗。针对以上三种功耗,我们选择了尽量多的性能计数器以覆盖以上三类部件,使得功耗计算更加全面。随后我们提出了基于回归统计方法的功耗预测模型,运行Rodinia测试集中的OpenCL测试程序,利用CodeXL采集程序运行过程中的功耗信息以及性能计数器信息。由于功耗采样与kernel性能计数器采样周期不同,导致在建模时二者无法直接匹配。我们提出一种kernel扩展方法调整kernel的运行时间,使二者的时间尺度尽量一致。之后,将采集到的程序运行时信息作为输入,利用SPSS构建功耗模型。结果表明,iGPU功耗预测模型的预测误差仅为2.12%。同时,模型的相关系数以及调整后的测定系数均在0.95以上,表明模型中的自变量与因变量存在较为明显的线性关系,验证了模型的理论基础。第二,提出了两种精简的功耗预测模型以及具体的构建方法。APU进行DVFS对实时性较高,这就对预测模型的延迟控制提出了要求。同时,由于APU集成了CPU与GPU,片上资源空间十分有限,如果功耗模型中引入了过多的性能计数器会给APU的硬件设计与使用带来额外的负担。针对以上问题,我们提出了单精简模型与多精简模型。单精简模型主要是研究了性能计数器种类对预测模型精度的影响,结果表明计算类性能计数器在模型中最为重要,全局内存类性能计数器的重要性次之。多精简模型研究了性能计数器数量对模型的精度与稳定性的影响。结果表明,当预测模型中性能计数器大于等于12个时,模型的稳定性比较好,预测误差也在5%以内,具有很高的可用性。相比于初始模型,多精简模型计算量减少了20%,模型的延迟明显降低,进一步提升了模型的实时性。综上,本文围绕异构芯片APU中的功耗预测问题展开研究,提出了基于回归统计方法的功耗预测模型,该模型预测精度较高,具有一定可用性。为了满足实时性的需求,本文提出了多精简模型,在保证较高模型精度的前提下显著降低模型的开销与延迟。本文的工作具有一定的理论和应用价值。