随着半导体制造工艺的发展,MOS器件的最小加工尺寸已经达到深亚微米量级,这使得芯片运算速度更快,功耗更低,片上功能更丰富,而且成本更低.然而随着MOS器件尺寸的不断缩小和电源电压的降低,又带来了一系列问题,比如短沟道效应、电势障衰减效应、源极引发能障衰退以及逆短沟道效应等.论文首先讨论了这些效应对MOS器件阈值电压的影响,建立了深亚微米MOS器件阈值电压的初步模型.随着集成技术的发展,SOC(System-on-Chip)已经变成现实,并成为今后发展的重要方向.SOC采用深亚微米工艺制造和低压单电源供电方式,因此其中的运放不但要具有传统运放的特性,如高增益,低失调等,还必须有尽量大的输入共模范围和动态输出幅度.所谓rail-to-rail运放就是指输入共模电压范围和输出信号幅度都达到极限值,即等于或接近电源电压的放大器.该章将采用0.18um CMOS工艺,设计了一种1.8V单电源供电的rail-to-rail运算放大器.这种运放在SOC中将有广泛用途.静电放电(ESD)严重影响着深亚微米工艺芯片的可靠性,因此该论文还对深亚微米CMOS工艺的静电放电保护进行了一些分析和讨论,提出了一些实现方法.在论文的最后,对近年来集成运算放大器的发展趋势和新工艺进行了一些讨论,包括BiCMOS技术,JFET技术以及其它一些现代运放设计中所采用的工艺技术等.